下面是关于ARM嵌入式芯片中的中断控制器及向量中断控制器（VIC）和嵌套向量中断控制器（NVIC）的叙述，其中错误的是（）。A、只有当一个新的中断的优先级高于当前正在执行的中断处理的优先级时，VIC才向内核提出中断请求B、NVIC可以进行中断的嵌套，即高优先级的中断可以进入低优先级中断的处理过程中，待高优先级中断处理完成后才继续执行低优先级中断C、目前基于ARM内核的嵌入式芯片中的中断控制器仅支持向量中断D、基于ARM内核的嵌入式芯片中的中断控制器挂在AMBA的系统总线上
下面是关于ARM嵌入式芯片中的中断控制器及向量中断控制器（VIC）和嵌套向量中断控制器（NVIC）的叙述，其中错误的是（）。
- A、只有当一个新的中断的优先级高于当前正在执行的中断处理的优先级时，VIC才向内核提出中断请求
- B、NVIC可以进行中断的嵌套，即高优先级的中断可以进入低优先级中断的处理过程中，待高优先级中断处理完成后才继续执行低优先级中断
- C、目前基于ARM内核的嵌入式芯片中的中断控制器仅支持向量中断
- D、基于ARM内核的嵌入式芯片中的中断控制器挂在AMBA的系统总线上
相关考题：
下列有关MCS-51中断优先级控制的叙述中，错误的是()。A.低优先级不能中断高优先级，但高优先级能中断低优先级。B.同级中断不能嵌套C.同级中断请求按时间的先后顺序响应D.同时同级的多中断请求，将形成阻塞，系统无法响应
下列关于单片机中断说法正确的是（）A、同一级别的中断请求按时间的先后顺序响应B、同级中断不能嵌套C、低优先级中断请求不能中断高优先级中断请求，但是高优先级中断请求能中断低优先级中断请求D、同一时间同一级别的多中断请求，将形成阻塞，系统无法响应
下列有关MCS-51中断优先级控制的叙述中，错误的是（）。A、低优先级不能中断高优先级，但高优先级能中断低优先级B、同级中断不能嵌套C、同级中断请求按时间的先后顺序响应D、同时同级的多中断请求，将形成阻塞，系统无法响应
下列有关MCS-51中断优先级控制的叙述，错误的是（）A、低优先级不能中断高优先级，但高优先级能中断低优先级B、同级中断不能嵌套C、同级中断请求按时间的先后顺序响应D、同时同级的多中断请求，将形成阻塞，系统无法响应
下列说法正确的是（）A、同一级别的中断请求按时间的先后顺序响应。B、同一时间同一级别的多中断请求，将形成阻塞，系统无法响应。C、低优先级中断请求不能中断高优先级中断请求，但是高优先级中断请求能中断低优先级中断请求。D、同级中断不能嵌套。
下列有关中断的说法正确的是（）。A、正在进行的低优先级中断服务，能被高优先级中断请求所中断。B、低优先级中断请求不能打断高优先级的中断服务；高优先级中断请求也不能打断低优先级的中断服务。C、CPU响应外部中断请求后，总是由硬件来清除有关中断请求标志IE0或IE1。D、若CPU正处在执行RETI指令时，MCS-51必须等待执行完下条指令后才响应新的中断。
下述有关“中断优先级”的描述中不正确的是（）。A、中断的请求是随机的，不同外设可能同时请求中断B、当有两个中断源请求中断时，CPU随机响应其中的一个中断请求C、中断优先级是指根据不同中断的轻重缓急，为每一个中断源分配一个优先权D、CPU正在处理一个低优先级中断时，如果接收到一个高优先级中断请求，CPU会暂停当前中断执行，先处理优先级较高的中断请求
单选题下面是关于ARM嵌入式芯片中的中断控制器及向量中断控制器（VIC）和嵌套向量中断控制器（NVIC）的叙述，其中错误的是（）。A只有当一个新的中断的优先级高于当前正在执行的中断处理的优先级时，VIC才向内核提出中断请求BNVIC可以进行中断的嵌套，即高优先级的中断可以进入低优先级中断的处理过程中，待高优先级中断处理完成后才继续执行低优先级中断C目前基于ARM内核的嵌入式芯片中的中断控制器仅支持向量中断D基于ARM内核的嵌入式芯片中的中断控制器挂在AMBA的系统总线上