逻辑电路如图所示,当A=“0”,B=“1”时,C脉冲来到后,D触发器应( )。 A.具有计数功能B.保持原状态C.置“0”D.置“1”

逻辑电路如图所示,当A=“0”,B=“1”时,C脉冲来到后,D触发器应( )。


A.具有计数功能
B.保持原状态
C.置“0”
D.置“1”

参考解析

解析:“=1”为异或门的逻辑符号,即F=ab+ab

相关考题:

当(),则构成翻转型触发器。 A、JK触发器的J=K=1时B、JK触发器的J=K=0时C、T触发器的T=1时D、T触发器的T=0时

对JK触发器,当JK=01时,Qn+1=(),对T触发器,当T=0时,Qn+1=()。

设脉冲上升沿触发的JK触发器Qn=0,J=1,当cp上升来到时Qn+1为 ( ) A.1B.0C.保持D.不定态

逻辑电路如图所示,A=“0”时,C脉冲来到后,JK触发器应:A.具有计数功能B.置“0”C.置“1”D.保持不变

在图示逻辑电路中,触发器的初始状态是“1”态,当RD端保持高电平,在SD端加一负脉冲时,触发器的新态是( )。A.翻转到“0”态B.保持“1”态C.先翻转到“0”,马上回到“1”态D.无规律翻转不能确定

逻辑电路如图所示,A=“1”时,C脉冲来到后D触发器(  )。A.具有计数器功能B.置“0”C.置“1”D.无法确定

逻辑电路如图所示,A=“1”时,C脉冲来到后,D触发器应:A.具有计数器功能B.置“0”C.置 “1”D.无法确定

由两个主从型JK触发器组成的逻辑电路如图a)所示,设Q1、Q2的初始态是0、0, 已知输入信号A和脉冲信号CP的波形,如图b)所示,当第二个CP脉冲作用后,Q1、Q2将变为:A. 1、1B. 1、0C. 0、1D.保持0、0不变

D触发器的应用电路如图所示,设输出Q的初值为0,那么,在时钟脉冲cp的作用下,输出Q为:A.1B.cpC.脉冲信号,频率为时钟脉冲频率的1/2D.0

如图所示电路中,Q1、Q2的原始状态为“11”当送入两个脉冲后的新状态为:A. “0 0 ” B. “0 1” C. “11” D. “10”

如图所示电路,Q1 ,Q0 的原始状态为“11”,当送入二个脉冲后的新状态为:(A)“0 0”(B)“0 1”(C)“1 1”(D)“1 0”

图示逻辑电路,当A=1,B=0时,则CP脉冲来到后D触发器状态是(  )。 A. 保持原状态 B. 具有计数功能 C. 置“0” D. 置“1”

图所示逻辑电路,当A=0,B=1时,CP脉冲到来后D触发器(  )。A.保持原状态B.置0C.置1D.具有计数功能

逻辑电路图及相应的输入CP、A、B的波形分别如图所示,初始状态Q1=Q2=0,当RD=1时,D、Q1、Q2端输出的波形分别是(  )。

D触发器的应用电路如图所示,设输出Q的初值为0,那么,在时钟脉冲CP的作用下,输出Q为:A. 1B. CPC.脉冲信号,频率为时钟脉冲频率的1/2D.0

无论J-K触发器原来状态如何,当输入端J=1、K=0时,在时钟脉冲作用下,其输出端Q的状态为()。A、0B、1C、保持不变D、不能确定

T触发器,在T=1时,时钟脉冲一旦触发,触发器就会()A、保持原态B、置0C、置1D、翻转

在或非门RS触发器中,当R=1、S=0时,触发器状态()。A、置1B、置0C、不变D、不定

已知主从JK触发器的初始状态为0态,当J=0,K=1时,CP脉冲作用后,Q端状态应为()。A、0状态B、1状态C、保持D、翻转

当()时,触发器翻转,每来一个CP脉冲,触发器的状态都要改变一次。A、J=0,K=0B、J=0,K=1C、J=1,K=0D、J=1,K=1

若R和S为两个输入端,下面是“与非”型基本RS触发器说法正确的是()。A、当R=S=1时,触发器保持原状态不变B、当S=0、R=1使触发器置1C、当S=1、R=0使触发器置0D、当R=S=0时,将不能确定触发器是处于1态还是0态E、当S=1、R=0使触发器置1

一个T触发器,在T=1时,来一个时钟脉冲后,则触发器()A、保持原态B、置0C、置1D、翻转

脉冲异步时序逻辑电路中的存储元件可以采用()A、时钟控制RS触发器B、D触发器C、基本RS触发器D、JK触发器

在D触发器中,当D=1时,触发器()。A、置1B、置0C、状态不变

基本RS触发器有0或1两种状态。当RD=0、SD=1时,无论触发器初态如何,触发器被置1。

T触发器中,当T=0时,触发器实现()功能。A、置1B、置0C、计数D、保持

单选题T触发器,在T=1时,时钟脉冲一旦触发,触发器就会()A保持原态B置0C置1D翻转