由两个主从型JK触发器组成的逻辑电路如图a)所示,设Q1、Q2的初始态是0、0, 已知输入信号A和脉冲信号CP的波形,如图b)所示,当第二个CP脉冲作用后,Q1、Q2将变为:A. 1、1B. 1、0C. 0、1D.保持0、0不变
由两个主从型JK触发器组成的逻辑电路如图a)所示,设Q1、Q2的初始态是0、0, 已知输入信号A和脉冲信号CP的波形,如图b)所示,当第二个CP脉冲作用后,Q1、Q2将变为:
A. 1、1
B. 1、0
C. 0、1
D.保持0、0不变
B. 1、0
C. 0、1
D.保持0、0不变
参考解析
解析:提示:该触发器为负边沿触发方式,即:当时钟信号由高电平下降为低电平时刻输出端的状态可能发生改变。
相关考题:
主从JK触发器的初始状态为0,在时钟脉冲CP的下降沿触发器的状态变为1,能够实现这种转换的JK取值可能为()。 A.CP=1期间,JK=10B.CP=1期间,JK=01C.CP=1期间,JK=11D.CP=1期间,JK从01变为11
图4-27(a),(b)分别示出了触发器和逻辑门构成的脉冲分频器电路,CP脉冲如图4-27(c)所示,各触发器的初始状态皆为0.(1)试画出图4-27(a)的Q1、Q2和F的波形.(2)试画出图4-27(b)的Q1、Q2和Y的波形.
由两个主从型JK触发器组成的逻辑电路如图a)所示,设Q1、Q2的初始态是00,已知输入信号A和脉冲信号CP的波形如图b)所示,当第二个CP脉冲作用后,Q1Q2将变为( )。A.11B.10C.01D.保持00不变
由两个主从型JK触发器组成的电路如图(a)所示,设Q1、Q2的初始态是00,已知输入信号A和脉冲信号CP的波形,如图(b)所示,当第一个CP脉冲作用后,输出将为( )。A.00B.01C.10D.11
由D、JK触发器组成的逻辑电路如图7-68所示,Q1、Q2的初始状态为00,D=1,当第一个脉冲和第二个脉冲作用后,Q1、Q2分别变为()A.01和11 B.10和11 C.00和11 D.11和11
已知主从JK触发器的初始状态为0态,当J=0,K=1时,CP脉冲作用后,Q端状态应为()。A、0状态B、1状态C、保持D、翻转