图所示逻辑电路,当A=0,B=1时,CP脉冲到来后D触发器(  )。A.保持原状态B.置0C.置1D.具有计数功能

图所示逻辑电路,当A=0,B=1时,CP脉冲到来后D触发器(  )。

A.保持原状态
B.置0
C.置1
D.具有计数功能

参考解析

解析:

相关考题:

由JK触发器装换成的T触发器,其输出状态在CP脉冲的()时变化。A.高电平B.低电平C.上升沿到来D.下降沿到来

同步时序逻辑电路中各触发器的时钟脉冲CP是同一个信号。 此题为判断题(对,错)。

设脉冲上升沿触发的JK触发器Qn=0,J=1,当cp上升来到时Qn+1为 ( ) A.1B.0C.保持D.不定态

图4-27(a),(b)分别示出了触发器和逻辑门构成的脉冲分频器电路,CP脉冲如图4-27(c)所示,各触发器的初始状态皆为0.(1)试画出图4-27(a)的Q1、Q2和F的波形.(2)试画出图4-27(b)的Q1、Q2和Y的波形.

逻辑电路如图所示,A=“0”时,C脉冲来到后,JK触发器应:A.具有计数功能B.置“0”C.置“1”D.保持不变

D触发器组成的电路如图a)所示。设Q1、Q2的初始态是0、0,已知CP脉冲波型,Q2的波形是图b)中哪个图形?

逻辑电路如图所示,当A=“0”,B=“1”时,C脉冲来到后,D触发器应( )。 A.具有计数功能B.保持原状态C.置“0”D.置“1”

由两个主从型JK触发器组成的逻辑电路如图a)所示,设Q1、Q2的初始态是00,已知输入信号A和脉冲信号CP的波形如图b)所示,当第二个CP脉冲作用后,Q1Q2将变为(  )。A.11B.10C.01D.保持00不变

逻辑电路如图所示,A=“1”时,C脉冲来到后D触发器(  )。A.具有计数器功能B.置“0”C.置“1”D.无法确定

逻辑电路如图所示,A=“1”时,C脉冲来到后,D触发器应:A.具有计数器功能B.置“0”C.置 “1”D.无法确定

由两个主从型JK触发器组成的逻辑电路如图a)所示,设Q1、Q2的初始态是0、0, 已知输入信号A和脉冲信号CP的波形,如图b)所示,当第二个CP脉冲作用后,Q1、Q2将变为:A. 1、1B. 1、0C. 0、1D.保持0、0不变

D触发器的应用电路如图所示,设输出Q的初值为0,那么,在时钟脉冲cp的作用下,输出Q为:A.1B.cpC.脉冲信号,频率为时钟脉冲频率的1/2D.0

由两个主从型JK触发器组成的电路如图(a)所示,设Q1、Q2的初始态是00,已知输入信号A和脉冲信号CP的波形,如图(b)所示,当第一个CP脉冲作用后,输出将为(  )。A.00B.01C.10D.11

图示逻辑电路,当A=1,B=0时,则CP脉冲来到后D触发器状态是(  )。 A. 保持原状态 B. 具有计数功能 C. 置“0” D. 置“1”

逻辑电路图及相应的输入CP、A、B的波形分别如图所示,初始状态Q1=Q2=0,当RD=1时,D、Q1、Q2端输出的波形分别是(  )。

下列说法不正确的是( )。A.JK触发器是在CP脉冲下降沿触发,触发后的触发器状态取决于CP脉冲下降沿前一刻的J、K值,服从JK触发器的真值表或特性方程B.C.JK触发器和D触发器可以转换为T触发器D.T触发器当输入端T=O时,每来一个CP脉冲触发,触发器的状态就改变一次

D触发器的应用电路如图所示,设输出Q的初值为0,那么,在时钟脉冲CP的作用下,输出Q为:A. 1B. CPC.脉冲信号,频率为时钟脉冲频率的1/2D.0

图a)所示电路中,复位信号,信号A及时钟脉冲信号cp如图b)所示,经分析可知,在第一个和第二个时钟脉冲的下降沿时刻,输出Q分别等于:A. 0 0B. 0 1C. 1 0D. 1 1

同步时序逻辑电路中各触发器的时钟脉冲CP是同一个信号。

已知主从JK触发器的初始状态为0态,当J=0,K=1时,CP脉冲作用后,Q端状态应为()。A、0状态B、1状态C、保持D、翻转

由D触发器转换成的T触发器其输出状态是在CP脉冲的()时变化。A、下降沿到来B、上升沿到来C、低电平D、高电平

T触发器的输出状态是在CP脉冲的()到来时改变。A、上升沿B、下降沿C、高电平D、低电平

当()时,触发器翻转,每来一个CP脉冲,触发器的状态都要改变一次。A、J=0,K=0B、J=0,K=1C、J=1,K=0D、J=1,K=1

若D触发器的输入D=1,则当CP到来后其输出Q=1。

判断题若D触发器的输入D=1,则当CP到来后其输出Q=1。A对B错

判断题同步时序逻辑电路中各触发器的时钟脉冲CP不一定相同。A对B错

单选题由D触发器转换成的T触发器其输出状态是在CP脉冲的()时变化。A下降沿到来B上升沿到来C低电平D高电平