D触发器的应用电路如图所示,设输出Q的初值为0,那么,在时钟脉冲CP的作用下,输出Q为:A. 1B. CPC.脉冲信号,频率为时钟脉冲频率的1/2D.0

D触发器的应用电路如图所示,设输出Q的初值为0,那么,在时钟脉冲CP的作用下,输出Q为:

A. 1
B. CP
C.脉冲信号,频率为时钟脉冲频率的1/2
D.0


参考解析

解析:提示 该电路是D触发器,这种连接方法构成保持状态。

相关考题:

当J=1,K=1时,在时钟CP的作用下,JK触发器的输出Q的状态不变。() 此题为判断题(对,错)。

试分别画出图4-30(a)电路输出端Y、Z和图4-30(b)电路输出端Q2的波形.输入信号A和CP的电压波形如图4-30(c)所示,各触发器的初始状态为0.

画出图题5-9所示的正边沿触发JK触发器输出Q端的波形,输入端J、K与CLK的波形如图所示。(设Q初始状态为0)

试画出图题5-14所示各触发器输出Q端的波形,CLK、 A和B的波形如图所示。(设Q初始状态为0)

试画出图题5-15所示各触发器输出Q端的波形,CLK 的波形如图所示。(设Q初始状态为0)

试画出图题5-20所示电路中触发器输出Q1、Q2端的波形,CLK的波形如图所示。(设Q初始状态为0)

画出图题5-11所示的脉冲JK触发器输出Q端的波形,输入端J K与CLK的波形如图所示。(设Q初始状态为0)

画出图题5-10所示的JK触发器输出端Q端的波形,CLK的波形如图所示。(设Q初始状态为0)

试画出图题5-19所示电路中触发器输出Q1、Q2端的波形,输入端CLK的波形如图所示。(设Q初始状态为0)

画出图题5-6所示的边沿D触发器输出Q端的波形,CLK的波形如图所示。(设Q初始状态为0)

试画出图题5-16所示触发器输出Q端的波形,CLK 的波形如图所示。(设Q初始状态为0)

试画出图题5-12所示电路输出端Q1、Qo端的波形,CLK 的波形如图所示。(设Q初始状态为0)

画出图题5-8所示的JK触发器输出Q端的波形,输入端JK与CLK的波形如图示。(设Q初始状态为0)

画出图题5-5所示的边沿触发D触发器输出端Q端的波形,输入端D与CLK的波形如图所示。(设Q初始状态为0)

JK触发器及其输入信号波形如图所示,那么,在t=t0和t=t1时刻,输出Q分别为:

JK触发器及其输入信号波形如图所示,该触发器的初值为0,则它的输出Q为:

D触发器组成的电路如图a)所示。设Q1、Q2的初始态是0、0,已知CP脉冲波型,Q2的波形是图b)中哪个图形?

D触发器的应用电路如图所示,设输出Q的初值为0,那么,在时钟脉冲cp的作用下,输出Q为:A.1B.cpC.脉冲信号,频率为时钟脉冲频率的1/2D.0

JK触发器及其输入信号波形图如图所示,该触发器的初值为0,则它的输出Q为:

JK触发器及其输入信号波形如图所示,那么,在t=t0和t = t1时刻,输出Q分别为:A. Q(t0)= 1,Q(t1)=0 B. Q(t0)= 0,Q(t1)=1 C. Q(t0)= 0,Q(t1)=0 D.Q(t0)= 1,Q(t1)=1

由两个主从型JK触发器组成的电路如图(a)所示,设Q1、Q2的初始态是00,已知输入信号A和脉冲信号CP的波形,如图(b)所示,当第一个CP脉冲作用后,输出将为(  )。A.00B.01C.10D.11

逻辑电路图及相应的输入CP、A、B的波形分别如图所示,初始状态Q1=Q2=0,当RD=1时,D、Q1、Q2端输出的波形分别是(  )。

图a)所示电路中,复位信号,信号A及时钟脉冲信号cp如图b)所示,经分析可知,在第一个和第二个时钟脉冲的下降沿时刻,输出Q分别等于:A. 0 0B. 0 1C. 1 0D. 1 1

在如图7-72所示的RS触发器,设Q的初始状态为1,当输入X信号后,输出Q为()。A.X B.X C.1 D.0

用3个D触发器组成的电路如图7-66所示,设Q2Q1Q0的初始状态为000,触发器F0的输入端接+5V表明D0=1,那么,在第1个CP脉冲和第2个脉冲的上升沿过后Q2Q1Q0分别是()。A.010和O11 B.010和001C.001和O11 D.000和111

无论J-K触发器原来状态如何,当输入端J=1、K=0时,在时钟脉冲作用下,其输出端Q的状态为()。A、0B、1C、保持不变D、不能确定

用3个D触发器组成的电路如图7-68所示,设Q2Q1Q0的初始状态为000,触发器F0的输入端接+5V表明D0=1,那么,在第1个CP脉冲和第2个脉冲的上升沿过后Q2Q1Q0分别是()。A、010和011B、010和001C、001和011D、000和111