图所示逻辑电路,设触发器的初始状态均为0,当时,该电路实现的逻辑功能是( )。A.同步十进制加法计数器B.同步八进制加法计数器C.同步六进制加法计数器D.同步三进制加法计数器
图所示逻辑电路,设触发器的初始状态均为0,当
时,该电路实现的逻辑功能是( )。
时,该电路实现的逻辑功能是( )。
A.同步十进制加法计数器
B.同步八进制加法计数器
C.同步六进制加法计数器
D.同步三进制加法计数器
B.同步八进制加法计数器
C.同步六进制加法计数器
D.同步三进制加法计数器
参考解析
解析:①组成:该电路由于CP端连在一起,因此是同步计数器;
②列写驱动方程:J2=K2=Q1nQ0n,
③列写存储器状态方程:
④初始值为000,计数器CP释放脉冲后,计数循环为000→001→010→011→100?101。
故为同步六进制加法计数器。
②列写驱动方程:J2=K2=Q1nQ0n,
③列写存储器状态方程:
④初始值为000,计数器CP释放脉冲后,计数循环为000→001→010→011→100?101。
故为同步六进制加法计数器。
相关考题:
在图示逻辑电路中,触发器的初始状态是“1”态,当RD端保持高电平,在SD端加一负脉冲时,触发器的新态是( )。A.翻转到“0”态B.保持“1”态C.先翻转到“0”,马上回到“1”态D.无规律翻转不能确定
由两个主从型JK触发器组成的逻辑电路如图a)所示,设Q1、Q2的初始态是0、0, 已知输入信号A和脉冲信号CP的波形,如图b)所示,当第二个CP脉冲作用后,Q1、Q2将变为:A. 1、1B. 1、0C. 0、1D.保持0、0不变
在如图7-72所示的RS触发器,设Q的初始状态为1,当输入X信号后,输出Q为()。A.X B.X C.1 D.0