在如图7-72所示的RS触发器，设Q的初始状态为1,当输入X信号后，输出Q为（）。A.X B.X C.1 D.0
在如图7-72所示的RS触发器，设Q的初始状态为1,当输入X信号后，输出Q为（）。
A.X B.X C.1 D.0
A.X B.X C.1 D.0
参考解析
解析：正确答案是C。
提示：任何触发器当没有CP脉冲时，都保持原状态。
提示：任何触发器当没有CP脉冲时，都保持原状态。
相关考题：
由两个主从型JK触发器组成的逻辑电路如图a）所示，设Q1、Q2的初始态是00，已知输入信号A和脉冲信号CP的波形如图b）所示，当第二个CP脉冲作用后，Q1Q2将变为（ ）。A．11B．10C．01D．保持00不变
由两个主从型JK触发器组成的逻辑电路如图a)所示，设Q1、Q2的初始态是0、0， 已知输入信号A和脉冲信号CP的波形，如图b)所示，当第二个CP脉冲作用后，Q1、Q2将变为：A. 1、1B. 1、0C. 0、1D.保持0、0不变
由两个主从型JK触发器组成的电路如图（a）所示，设Q1、Q2的初始态是00，已知输入信号A和脉冲信号CP的波形，如图（b）所示，当第一个CP脉冲作用后，输出将为（ ）。A．00B．01C．10D．11
用3个D触发器组成的电路如图7-68所示，设Q2Q1Q0的初始状态为000，触发器F0的输入端接+5V表明D0=1，那么，在第1个CP脉冲和第2个脉冲的上升沿过后Q2Q1Q0分别是（）。A、010和011B、010和001C、001和011D、000和111
一个只有单端输入的边沿触发器，输入信号为0，原来所处状态Q=1，在时钟信号改变时，触发器状态Q变为0，则该触发器为（）。A、RS触发器B、JK触发器C、D触发器D、T触发器