图所示逻辑电路,设触发器的初始状态均为“0”。当RD=1时,该电路的逻辑功能为( )。A.同步八进制加法计数器B.同步八进制减法计数器C.同步六进制加法计数器D.同步六进制减法计数器
图所示逻辑电路,设触发器的初始状态均为“0”。当RD=1时,该电路的逻辑功能为( )。
A.同步八进制加法计数器
B.同步八进制减法计数器
C.同步六进制加法计数器
D.同步六进制减法计数器
B.同步八进制减法计数器
C.同步六进制加法计数器
D.同步六进制减法计数器
参考解析
解析:①组成:该电路由于CP端连在一起,因此是同步计数器;
②列写驱动方程:
③列写存储器状态方程:
④初始值为000,计数器CP释放脉冲后,计数循环为
故为同步六进制加法计数器。
②列写驱动方程:
③列写存储器状态方程:
④初始值为000,计数器CP释放脉冲后,计数循环为
故为同步六进制加法计数器。
相关考题:
在图示逻辑电路中,触发器的初始状态是“1”态,当RD端保持高电平,在SD端加一负脉冲时,触发器的新态是( )。A.翻转到“0”态B.保持“1”态C.先翻转到“0”,马上回到“1”态D.无规律翻转不能确定
由两个主从型JK触发器组成的逻辑电路如图a)所示,设Q1、Q2的初始态是0、0, 已知输入信号A和脉冲信号CP的波形,如图b)所示,当第二个CP脉冲作用后,Q1、Q2将变为:A. 1、1B. 1、0C. 0、1D.保持0、0不变
下列说法不正确的是()。A、逻辑电路可以分为组合逻辑电路和时序逻辑电路两类B、组合逻辑电路中任意时刻产生的稳定输出信号,不仅取决于该时刻电路的输入信号,还取决于电路原来的状态C、时序逻辑电路通常由组合电路和存储电路组成D、存储电路是由触发器组成的
单选题对于时序逻辑电路和组合逻辑电路,下列说法不正确的是( )。A时序逻辑电路的特点是:在某时刻的输出不仅与该时刻的输入和电路状态有关,还与前面时刻的输入和电路状态有关B时序逻辑电路是由组合逻辑电路和存储电路(触发器)构成的C组合逻辑电路使电路具有记忆功能D时序逻辑电路按功能可以分为寄存器和计数器两大类