74LS161是一个()的四位二进制加计数器。 A、同步清0，异步置数B、异步清0，同步置数C、同步清0，同步置数
试用上升沿JK触发器构成同步3位二进制加法计数器,要求画出逻辑电路图。
图题6-25所示为具有同步清除功能的同步四位二进制加法计数器74LS163组成的计数器电路，试说明该计数电路是多少进制。
图题 6-24所示为异步4位二进制加法计数器74LS293组成的计数器电路，试说明该计数电路是多少进制计数器，并说明复位信号RESET的有效电平,
图题6-26所示为具有异步清除功能的同步四位二进制加法计数器74LS161组成的计数电路，试说明该计数电路是多少进制。
图题6-28所示为具有同步预置功能的同步四位二进制加法计数器74LS161组成的计数电路，试说明该计数电路是多少进制。
试判断图题6-29所示为电路为多少进制计数器，是同步电路还是异步电路。
A.同步二进制加法计数器B.同步四进制加法计数器C.同步三进制计数器D.同步三进制减法计数器
采用中规模加法计数器74LS161构成的电路如图所示，该电路构成几进制加法计数器（ ）。 A． 九进制 B． 十进制 C． 十二进制 D． 十三进制
由四位二进制同步计算器74161构成的逻辑电路如图所示，该电路的逻辑功能为（ )。A.同步256进制计数器C.同步217进制计数器B.同步243进制计数器D.同步196进制计数器
A.同步二进制加法计数器B.同步二进制减法计数器C.异步二进制减法计数器D.异步二进制加法计数器
图所示逻辑电路，设触发器的初始状态均为0，当时，该电路实现的逻辑功能是（ ）。A．同步十进制加法计数器B．同步八进制加法计数器C．同步六进制加法计数器D．同步三进制加法计数器
图示电路中，计数器74163构成电路的逻辑功能为（ ）。 A． 同步84进制加法计数 B． 同步73进制加法计数 C． 同步72进制加法计数 D． 同步32进制加法计数
图所示逻辑电路，设触发器的初始状态均为“0”。当RD＝1时，该电路的逻辑功能为（ ）。A．同步八进制加法计数器B．同步八进制减法计数器C．同步六进制加法计数器D．同步六进制减法计数器
采用中规模加法计数器74LS161构成的计数器电路如图所示，该电路的进制为（ ）。 A． 十一进制 B． 十二进制 C． 八进制 D． 七进制
用同步状态译码预置数法构成M进制加法计数器，若预置数据为0，则应将什么所对应的状态译码后驱动预置数控制端？( )A.MB.M-lC.M+l
图示的74LS161集成计数器构成的计数器电路和74LS290集成计数器构成的计数器电路是实现的逻辑功能依次是（ ）。 A． 九进制加法计数器，七进制加法计数器 B． 六进制加法计数器，十进制加法计数器 C． 九进制加法计数器，六进制加法计数器 D． 八进制加法计数器，七进制加法计数器
如图所示异步时序电路，该电路的逻辑功能为（ ）。 A． 八进制加法计数器 B． 八进制减法计数器 C． 五进制加法计数器 D． 五进制减法计数器
如图7-65所示电路中，两个D触发器在接受触发脉冲前为均为0,分析电路，该电路是（）。A.异步二进制计数器B.左移计数器C.右移计数器D.同步三进制计数器
下列电路中，不属于时序逻辑电路的是（）A、同步加法计数器B、全加器C、寄存器D、异步减法计数器
74LS161是（）二进制计数器。A、同步两位B、异步两位C、同步四位D、异步四位
集成计数器74LS161是（）计数器。A、二进制同步可预置B、二进制异步可预置C、二进制同步可清零D、二进制异步可清零
计数器按计数工作方式分为（）。A、同步计数器和异步计数器B、二进制计数器和非二进制计数器C、加法计数器和减法计数器D、扭环形计数器和环形计数器
同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。
以下是74LS161同步四位二进制计数器功能的是（）A、同步预置数B、异步清零C、同步清零D、双时钟E、脉冲输出
以下是74LS160同步四位十进制计数器功能的是（）A、同步预置数B、异步清零C、直接清零D、双时钟E、脉冲输出
