主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。() 此题为判断题(对，错)。
构成同步二进制计数器一般应选用的触发器是A、D触发器B、R-S触发器C、J-K触发器D、T触发器
十二进制加法计数器需要_________个触发器构成。 A.8;B.16;C.4;D.3
计数器电路如图题7.3所示。设各触发器的初始状态均为“0”，要求:(1) 写出各触发器的驱动方程和次态方程;(2)画出次态卡诺图;画出状态转换图并说明该计数器电路的逻辑功能;
试用上升沿D触发器构成异步3位二进制加法计数器,要求画出逻辑电路图,以及计数器输入时钟CLK与D触发器输出端Q2~Q0的波形图。
A.同步二进制加法计数器B.同步四进制加法计数器C.同步三进制计数器D.同步三进制减法计数器
由JK触发器组成的应用电器如图所示，设触发器的初值都为0，经分析可知是一个：A.同步二进制加法计算器B.同步四进制加法计算器C.同步三进制加法计算器D.同步三进制减法计算器
图示时序逻辑电路是一个（ ）。附：触发器的逻辑状态表为：A． 循环左移寄存器 B． 循环右移寄存器 C． 三位同步二进制计数器 D． 异步三进制计数器
图示时序逻辑电路是一个（ ）。附：触发器的逻辑状态表为：A、左移寄存器B、右移寄存器C、异步三位二进制加法计数器D、同步六进制计数器
由四位二进制同步计算器74161构成的逻辑电路如图所示，该电路的逻辑功能为（ )。A.同步256进制计数器C.同步217进制计数器B.同步243进制计数器D.同步196进制计数器
A.同步二进制加法计数器B.同步二进制减法计数器C.异步二进制减法计数器D.异步二进制加法计数器
图所示逻辑电路，设触发器的初始状态均为0，当时，该电路实现的逻辑功能是（ ）。A．同步十进制加法计数器B．同步八进制加法计数器C．同步六进制加法计数器D．同步三进制加法计数器
图示电路中，计数器74163构成电路的逻辑功能为（ ）。 A． 同步84进制加法计数 B． 同步73进制加法计数 C． 同步72进制加法计数 D． 同步32进制加法计数
图所示逻辑电路，设触发器的初始状态均为“0”。当RD＝1时，该电路的逻辑功能为（ ）。A．同步八进制加法计数器B．同步八进制减法计数器C．同步六进制加法计数器D．同步六进制减法计数器
由JK触发器组成的应用电器如图所示，设触发器的初值都为Q，经分析可知是一个：A.同步二进制加法计算器B.同步四进制加法计算器C.同步三进制加法计算D.同步三进制减法计算器
由8个JK触发器构成的二进制计数器，其计数范围是（）。A.1~8 B.1~256 C.0—255 D.0—256
主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。
按照计数器中各触发器状态更新的情况不同，可将计数器分为（）。A、同步计数器B、加法计数器C、减法计数器D、异步计数器
根据逻辑功能的不同，触发器可分为RS触发器、（）。A、D触发器B、同步触发器C、JK触发器D、T和T’触发器
JK触发器输出状态的改变均发生在CP信号的（）。A、高电平B、低电平C、上升沿或下降沿D、上升沿
计数器可用触发器构成，（）JK触发器可以构成一个十进制计数器。A、2个B、4个C、5个D、10个
异步二进制计数器基本计数单元是（）。A、T触发器B、计数触发器C、JK触发器D、D触发器E、RS触发器
JK触发器都是下降沿触发的，D触发器都是上升沿触发的。
对于下降沿触发的异步二进制加法计数器，高位触发器的（）端应与低位的Q端相连。
多选题按照计数器中各触发器状态更新的情况不同，可将计数器分为（）。A同步计数器B加法计数器C减法计数器D异步计数器