指出下列电路中能够把串行数据变成并行数据的电路应该是? A、JK触发器B、3/8线译码器C、移位寄存器D、十进制计数器
早期的硬件乘法器设计中，通常采用加和移位相结合的方法，具体算法是________，但需要有________控制。A．串行加法和串行移位 触发器B．并行加法和串行左移 计数器C．并行加法和串行右移 计数器D．串行加法和串行右移 触发器
试用上升沿JK触发器构成同步3位二进制加法计数器,要求画出逻辑电路图。
用JK触发器搭12进制计数器，最少需要( )个JK触发器。A、12B、6C、4D、3
由JK触发器组成的应用电器如图所示，设触发器的初值都为0，经分析可知是一个：A.同步二进制加法计算器B.同步四进制加法计算器C.同步三进制加法计算器D.同步三进制减法计算器
图所示逻辑电路，设触发器的初始状态均为0，当时，该电路实现的逻辑功能是（ ）。A．同步十进制加法计数器B．同步八进制加法计数器C．同步六进制加法计数器D．同步三进制加法计数器
图示的74LS161集成计数器构成的计数器电路和74LS290集成计数器构成的计数器电路是实现的逻辑功能依次是（ ）。 A． 九进制加法计数器，七进制加法计数器 B． 六进制加法计数器，十进制加法计数器 C． 九进制加法计数器，六进制加法计数器 D． 八进制加法计数器，七进制加法计数器
由JK触发器组成的应用电器如图所示，设触发器的初值都为Q，经分析可知是一个：A.同步二进制加法计算器B.同步四进制加法计算器C.同步三进制加法计算D.同步三进制减法计算器
集成计数器74LS192是（）计数器。A、异步十进制加法B、同步十进制加法C、异步十进制减法D、同步十进制可逆
用D触发器可以组成（）A、加法计数器B、减法计数器C、移位寄存器D、多谐振荡器E、施密特触发器
在十进制加法计数器中，当计数器状态为0101时，则表示十进制数的（）A、3B、4C、5D、6
集成二--十进制计数器74LS90是（）计数器。A、异步二--五--十进制加法B、同步十进制加法C、异步十进制减法D、同步十进制可逆
根据组成计数器的各触发器状态翻转的时间与CP的关系分类，计数器可分（）计数器。A、加法、减法及加减可逆B、同步和异步C、二、十和N进制D、摩尔型和米里型
下列器件中是（）现场片。A、触发器B、计数器C、EPROMD、加法器
将Tˊ触发器一级一级地串联起来，就可以组成一个异步二进制加法计数器。
用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。A、2B、6C、7D、8E、10
实现一个十进制的可逆计数器，至少需要（）个触发器。A、3B、4C、5D、6
构造一个十进制的异步加法计数器，需要多少个（）触发器。计数器的进位Cy的频率与计数器时钟脉冲CP的频率之间的关系是（）。
一个十进制计数器至少需要（）个触发器。A、3B、4C、5D、10
按照计数器中各触发器状态更新的情况不同，可将计数器分为（）。A、同步计数器B、加法计数器C、减法计数器D、异步计数器
用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。A、1B、6C、8D、10
计数器可用触发器构成，（）JK触发器可以构成一个十进制计数器。A、2个B、4个C、5个D、10个
异步二进制计数器基本计数单元是（）。A、T触发器B、计数触发器C、JK触发器D、D触发器E、RS触发器
JK触发器组成计数器时，J，K=（）A、1，1B、0，1C、1，0D、0，0
寄存器主要由（）组成。A、触发器B、门电路C、多谐振荡器D、计数器
单选题用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。A1B6C8D10
多选题按照计数器中各触发器状态更新的情况不同，可将计数器分为（）。A同步计数器B加法计数器C减法计数器D异步计数器