单稳态触发器可作()A、产生正弦波B、延时C、构成D触发器D、构成JK触发器
构成同步二进制计数器一般应选用的触发器是A、D触发器B、R-S触发器C、J-K触发器D、T触发器
构成计数器的基本单元是()。 A.与非门B.或非门C.触发器
构成一个7进制计数器需要三个触发器。() 此题为判断题(对，错)。
计数器的模是指构成计数器的触发器的个数。() 此题为判断题(对，错)。
构成计数器的基本电路是()。 A、与门B、或门C、非门D、触发器
选出下列电路中哪些可以用来构成计数器()。 A、全加器B、与非门C、JK触发器D、SRAM;
试用上升沿JK触发器构成同步3位二进制加法计数器,要求画出逻辑电路图。
欲构成能记最大十进制数为999的计数器，至少需要多少个双稳态触发器？( )A.10B.100C.1000
同步计数器是指（）的计数器。A.由同类型的触发器构成B.各触发器时钟端连在一起，统一由系统时钟控制C.可用前级的输出做后级触发器的时钟D.可用后级的输出做前级触发器的时钟
用JK触发器搭12进制计数器，最少需要( )个JK触发器。A、12B、6C、4D、3
由8个JK触发器构成的二进制计数器，其计数范围是（）。A.1~8 B.1~256 C.0—255 D.0—256
下面所述器件中，（）不能用来构成二进制计数器。A、T触发器B、J－K触发器C、D触发器D、二极管稳压器
触发器的一个重要作用是构成各种形式的计数器，用于记忆输入脉冲的幅度。
如果计数器的计数脉冲不是同时加到所有触发器的计数输入端，而只加到最低位触发器的计数输入端，其他各级触发器则由相邻的低位触发器来触发，这时计数器称为（）。A、同步计数器；B、异步计数器；C、可逆计数器；D、步计数器。
构成计数器的基本单元是（）。A、与非门B、或非门C、触发器
同步计数器是指（）的计数器。A、由同类型的触发器构成B、各触发器时钟端连在一起，统一由系统时钟控制C、可用前级的输出做后级触发器的时钟D、可用后极的输出做前级触发器的时钟
组合逻辑电路是由（）构成。A、门电路B、触发器C、门电路和触发器D、计数器
组合逻辑电路通常由（）构成。A、门电路B、触发器C、计数器D、寄存器
一个十进制计数器至少需要（）个触发器。A、3B、4C、5D、10
异步二进制计数器基本计数单元是（）。A、T触发器B、计数触发器C、JK触发器D、D触发器E、RS触发器
构成计数器的基本电路是（）。A、或非门B、与非门C、触发器D、或门
填空题构成一个六进制计数器最少要采用（）位触发器，这时构成的电路有6个有效状态，2个无效状态。