设计一个十进制计数器,需要的触发器个数至少为()。 A.2个B.4个C.6个D.10
设计一个6进制的同步计数器,需要几个触发器。() A.3B.4C.5D.6
设计一个十五进制计数器,最少需要触发器的个数是() A. 2个B. 4个C. 8个D. 15个
若希望采用触发器设计一个六进制同步计数器,故需要()个触发器。 A、3B、2C、6D、4
设计一个8421码加1计数器,至少需要()触发器 A.3B.4C.6D.10
构成一个7进制计数器需要三个触发器。() 此题为判断题(对，错)。
用JK触发器搭12进制计数器，最少需要( )个JK触发器。A、12B、6C、4D、3
图示时序逻辑电路是一个（ ）。附：触发器的逻辑状态表为：A． 循环左移寄存器 B． 循环右移寄存器 C． 三位同步二进制计数器 D． 异步三进制计数器
图示时序逻辑电路是一个（ ）。附：触发器的逻辑状态表为：A、左移寄存器B、右移寄存器C、异步三位二进制加法计数器D、同步六进制计数器
图所示逻辑电路，设触发器的初始状态均为0，当时，该电路实现的逻辑功能是（ ）。A．同步十进制加法计数器B．同步八进制加法计数器C．同步六进制加法计数器D．同步三进制加法计数器
图所示逻辑电路，设触发器的初始状态均为“0”。当RD＝1时，该电路的逻辑功能为（ ）。A．同步八进制加法计数器B．同步八进制减法计数器C．同步六进制加法计数器D．同步六进制减法计数器
用触发器设计一个同步十七进制计数器所需要的触发器数目是（）。A、2B、3C、4D、5
电路中各触发器状态改变有先有后是异步的，用它作成的计数器是（）。A、同步计数器B、异步计数器C、二进制计数器D、四进制计数器
设计一个8421码加1计数器，至少需要（）触发器。A、3个B、4个C、6个D、10个
实现一个十进制的可逆计数器，至少需要（）个触发器。A、3B、4C、5D、6
构造一个模10同步计数器，需要（）触发器。A、3个B、4个C、5个D、10个
设计一个模65的同步计数器，至少需要（）个触发器。
构造一个十进制的异步加法计数器，需要多少个（）触发器。计数器的进位Cy的频率与计数器时钟脉冲CP的频率之间的关系是（）。
一个十进制计数器至少需要（）个触发器。A、3B、4C、5D、10
用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。A、1B、6C、8D、10
计数器可用触发器构成，（）JK触发器可以构成一个十进制计数器。A、2个B、4个C、5个D、10个
填空题构成一个六进制计数器最少要采用（）位触发器，这时构成的电路有6个有效状态，2个无效状态。
单选题用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。A1B6C8D10
单选题电路中各触发器状态改变有先有后是异步的，用它作成的计数器是（）。A同步计数器B异步计数器C二进制计数器D四进制计数器