设计一个十进制计数器,需要的触发器个数至少为()。 A.2个B.4个C.6个D.10
设计一个6进制的同步计数器,需要几个触发器。() A.3B.4C.5D.6
设计一个十五进制计数器,最少需要触发器的个数是() A. 2个B. 4个C. 8个D. 15个
若希望采用触发器设计一个六进制同步计数器,故需要()个触发器。 A、3B、2C、6D、4
要构成5进制计数器,至少需要()个触发器。 A、0B、1C、2D、3
一位8421BCD计数器，至少需要()个触发器A、3B、4C、5D、10
一位8421BCD码计数器至少需要()个触发器。A、3B、4C、5D、10
设计一个8421码加1计数器,至少需要()触发器 A.3B.4C.6D.10
构成一个7进制计数器需要三个触发器。() 此题为判断题(对，错)。
设计模值为36的计数器至少需要()级触发器。 A、3B、4C、5D、6
如图7-65所示电路中，两个D触发器在接受触发脉冲前为均为0,分析电路，该电路是（）。A.异步二进制计数器B.左移计数器C.右移计数器D.同步三进制计数器
一个模100的计数器至少需要（）个触发器。A、6B、7C、8D、10
一个由触发器组成的计数器，要求能记录100个计数脉冲，至少需要（）个触发器。A、5B、7C、8
关于同步、异步计数器说法正确的是（）A、同步计数器在计数过程中各个触发器状态同时更新B、同步计数器在计数过程中各个触发器状态不同时更新C、异步计数器在计数过程中各个触发器状态同时更新D、异步计数器在计数过程中各个触发器状态不同时更新E、同一电路中同步计数器和异步计数器可以互换使用
异步计数器的特点是（）A、异步计数器中的触发器没有一个共同的时钟脉冲B、异步计数器不需要时钟脉冲C、异步计数器的触发器共用一个时钟脉D、异步计数器只能做减法计数器
用触发器设计一个同步十七进制计数器所需要的触发器数目是（）。A、2B、3C、4D、5
设计一个8421码加1计数器，至少需要（）触发器。A、3个B、4个C、6个D、10个
设计一个6进制的同步计数器，需要（）个触发器。A、3B、4C、5D、6
实现一个十进制的可逆计数器，至少需要（）个触发器。A、3B、4C、5D、6
构造一个模10同步计数器，需要（）触发器。A、3个B、4个C、5个D、10个
一个十进制计数器至少需要（）个触发器。A、3B、4C、5D、10
计数器可用触发器构成，（）JK触发器可以构成一个十进制计数器。A、2个B、4个C、5个D、10个
单选题一位8421BCD码计数器至少需要（）个触发器。A3B4C5D10
单选题设计模值为36的计数器至少需要（）级触发器。A3B4C5D6