Cache中的写缓冲器导致对存储器访问的复杂化,在处理读失效时,针对这个问题的解决方法是什么?

Cache中的写缓冲器导致对存储器访问的复杂化,在处理读失效时,针对这个问题的解决方法是什么?


相关考题:

静态随机存储器中,当片选线无效时,则三态数据缓冲器的状态为( )A.高阻状态B.允许读操作C.允许写操作D.片选线连通

在CPU和主存间设置cache存储器主要是为了(14)。若使用基于数据内容进行访问的存储设备作为cache时,能更快决定是否命中。这种地址映射方法称为(15)映射。CPU向cache执行写操作时,可以同时写回主存储器或者仅当cache中该数据被淘汰时才写回主存储器,前者称为(16),而后者称为(17)。若cache的存取速度是主存存取速度的10倍,且命中率可达到0.8,则CPU对该存储系统的平均存取周期为(18)T(T为主有的存取周期)。A.扩充主存容量B.解决CPU和主存的速度匹配C.提高可靠性D.增加CPU访问的并行度

在使用PCI总线的微型计算机中,CPU访问(读/写)主存储器通过下列( )进行。A.ISA总线(AT总线)B.PCI总线C.VESA总线D.CPU存储器总线

在多级存储系统中,Cache处在CPU和主存之间,解决(55)问题。若Cache和主存的存取时间分别为T1和T2,Cache的命中率为H,则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时,首先访问Cache,若命中,则从Cache中取出指令或数据,否则从主存中取出,送(57):当CPU向存储器执行写操作时,为了使Cache的内容和主存的内容保持一致,若采用(58)法,则同时写入Cache和主存。由于Cache容量比主存容量小,因此当Cache满时,执行把主存信息向Cache写入,就要淘汰Cache中已有的信息,为了提高Cache的命中率,采用一种(59)替换算法。A.主存容量扩充B.主存和CPU速度匹配C.多个请求源访问主存D.BIOS存放

在分析Cache对机器性能的影响时,正确的叙述是( )。A.Cache容量比主存小许多,决定机器访问存储器速度的是主存,Cache只起次要作用B.CPU访问存储器时不受Cache控制器的控制C.Cache存储器中保存着CPU当前频繁访问的指令代码和数据D.奔腾PC机采用两极Cache结构,一级放指令,一级放数据

微处理器以( )的方式访问主存,即按地址对主存中某一单元进行读/写。A.随机访问B.顺序访问C.分页访问D.间接访问

若Cache和主存的存取时间分别为T1和T2,Cache的命中率为H,则该计算机的实际存取时间为(2)。当CPU向存储器执行读操作时,首先访问Cache,如命中,则从Cache中取出指令或数据,否则从主存中取出,送(3);当CPU向存储器执行写操作时,为了使Cache内容和主有的内容保持一致,若采用(4)法,同时写入Cache和主存。A.H×T1+T2B.(1-H×T1)+H×T2C.T2-H×T1D.H×T1+(1-H)×T2

关于Cache的更新策略,下列说法正确的是()。A.读操作时,全写法和写回法在命中时应用B.写操作时,写回法和按写分配法在命中时应用C.读操作时,全写法和按写分配法在失效时应用D.写操作时,按写分配法、不按写分配法在失效时应用

当发生写失效时,是否调入相应的块到Cache中,有两种不同的选择;写回法Cache一般采用(),而写直达法一般采用()。

在减少Cache失效开销的方法中,Cache失效时仍允许CPU进行其它的命中访问,这种技术称为()技术。

在Cache存储器中,CPU每次写Cache的同时,也写入主存,称这种更新主存块内容的方法为()法。

在Cache实现的两种写策略中,()的速度快,“写”操作能以Cache存储器速度进行,访存次数少;采用()总能保持Cache和主存内容的一致。

下面是主存储器和CAChe的比较,正确的有()A、微机主存储器多数采用半导体动态存储器(DRAM),CAChe采用半导体静态存储器(SRAM)。这两种存储器中的信息均不能长期保留B、CPU访问主存储器的速度快于访问CAChe的速度C、在配有CAChe的计算机中,CPU每次访问存储器都首先访问CAChe,若欲访问的数据在CAChe中,则访问结束,否则,再访问主存储器,并把有关数据取人CACheD、CAChe容量一般都小于主存储器

在“Cache-主存”层次中,cache写失效时采用的两种调块策略有()和()。

当第一次访问一个块时,该块不在Cache中,需从下一级存储器中调入Cache,这就是()失效,也叫()失效;如果程序执行时所需的块不能全部调入Cache中,则当某些块被替换后,若又重新被访问,就会发生失效,这种失效称为()失效。

对于Cache的两种写策略,执行“写”操作时,只写入Cache,仅当Cache中相应的块被替换时,才写回主存,称为()。执行“写”操作时,不仅写入Cache,而且也写入下一级存储器,称为()。

当M/IO=0时,可以进行的操作有:()A、写存储器B、读存储器C、写I/O端口D、读I/O端口

8086中奇地址存储体与()相连,访问存储器时,当读/写奇地址存储体时,数据从()传送。

下列关于内存储器的描述中,正确的是()A、ROM是只读存储器,而RAM是可以随机访问的存储器,可以读也可以写B、RAM是只读存储器,而ROM是可以随机访问的存储器,可以读也可以写C、ROM和RAM都是只读存储器D、ROM和RAM都是可以随机访问的存储器,可以读也可以写

填空题在减少Cache失效开销的方法中,Cache失效时仍允许CPU进行其它的命中访问,这种技术称为()技术。

填空题对于Cache的两种写策略,执行“写”操作时,只写入Cache,仅当Cache中相应的块被替换时,才写回主存,称为()。执行“写”操作时,不仅写入Cache,而且也写入下一级存储器,称为()。

多选题下面是主存储器和CAChe的比较,正确的有()A微机主存储器多数采用半导体动态存储器(DRAM),CAChe采用半导体静态存储器(SRAM)。这两种存储器中的信息均不能长期保留BCPU访问主存储器的速度快于访问CAChe的速度C在配有CAChe的计算机中,CPU每次访问存储器都首先访问CAChe,若欲访问的数据在CAChe中,则访问结束,否则,再访问主存储器,并把有关数据取人CACheDCAChe容量一般都小于主存储器

填空题当第一次访问一个块时,该块不在Cache中,需从下一级存储器中调入Cache,这就是()失效,也叫()失效;如果程序执行时所需的块不能全部调入Cache中,则当某些块被替换后,若又重新被访问,就会发生失效,这种失效称为()失效。

填空题在“Cache-主存”层次中,cache写失效时采用的两种调块策略有()和()。

填空题单口随机读/写存储器,在单个机器周期内只能被访问()次。

填空题8086中奇地址存储体与()相连,访问存储器时,当读/写奇地址存储体时,数据从()传送。

问答题Cache中的写缓冲器导致对存储器访问的复杂化,在处理读失效时,针对这个问题的解决方法是什么?