TTL与非门只要有一个输入端为高电平,输出就为低电平。() 此题为判断题(对，错)。
在TTL与非门中，当输出为高电平会形成灌电流，输出为低电平会形成拉电流。此题为判断题(对，错)。
图所示电路为TTL门电路，输出状态为（ ）。A．低电平B．高电平C．高阻态D．截止状态
在正逻辑系统中，若要求“与”门输出高电平，则其输入端（）。A、全为高电平B、全为低电平C、只要有一个是低电平就行
TTL门电路的可能输出状态是（）。A、高电平B、低电平C、高电流D、低电流E、高阻态
在TTL与非门中，当输出为高电平会形成灌电流，输出为低电平会形成拉电流。
要实现TTL与非门输出低电平，三个输入端必须（）A、全部是低电平B、全部是高电平C、只有一个高电平D、只有一个低电平
输入与输出反相，输入高电平，输出低电平；输入低电平，输出高电平。即有1出0，有0出1，这就是（）。A、与逻辑关系B、或逻辑关系C、非逻辑关系D、与或非逻辑关系
输入与输出反相，输入高电平，输出低电平；输入低电平，输出高电平。即有1出0，有0出1，这就是（）逻辑关系。
TTL与非门输入端全部接高电平时，输出为（）。A、零电平B、低电平C、高电平D、可能是低电平，也可能是高电平
TTL与非门输入端全部接高电平时，输出为（）。A、零电平B、低电平C、高电平D、低电平或高电平
TTL集成门电路输出高电平时带负载能力较强，输出低电平时带负载能力较弱。
在正常工作状态下，TTL门的高电平为（）伏，低电平为（）伏。
TTL逻辑门电路的高电平、低电平与CMOS逻辑门电路的高、低电平值是一样的。
TTL与非门输入端全部接地（低电平）时，输出（）。A、零电平B、低电平C、高电平D、可能是低电平，也可能是高电平
TTL与非门电路的输出高电平UOH的典型值约为（）V。A、2.5B、3.5C、4.5D、5
三态门有三种输出状态（即输出高电平、输出低电平和高阻状态），分别代表三种不同的逻辑值。
采用5V电源的TTL器件的高电平范围为（）V，低电平范围为：（）V。
门电路的输入、输出高电平赋值为（），低电平赋值为（），这种关系称为负逻辑关系。
电压比较器输出只有高电平和低电平两种状态，输入高电平时，输出为高电平；输入低电平时输出为低电平。
在正逻辑系统中，若要求“与”门输出高电平，则其输入端（）。A、全为低电平B、全为高电平C、只要由一个低电平D、只要有一个高电平
在正逻辑系统中，若要求“或”门输出端为低电平，则其输入端（）A、全为低电平B、全为高电平C、只要由一个低电平D、只要有一个高电平
计算机串口的电平标准是TTL电平标准，即（）。A、高电平为+12V，低电平为0VB、高电平为+5V，低电平为0VC、高电平为+12V，低电平为+5VD、高电平为0V，低电平为-5V
TTL门电路输出高电平的典型值是（）伏。A、1.2B、2.4C、3.6D、4.8
单选题要实现TTL与非门输出低电平，三个输入端必须（）A全部是低电平B全部是高电平C只有一个高电平D只有一个低电平
填空题输入与输出反相，输入高电平，输出低电平；输入低电平，输出高电平。即有1出0，有0出1，这就是（）逻辑关系。
单选题供电电压相同时，CMOS电路与TTL电路输出的高电平与低电平的情况为（）ACMOS的输出高电平比TTL的输出高电平高，低电平比TTL输出的低电平低BCMOS的输出高电平比TTL的输出高电平高，低电平比TTL输出的低电平高CCMOS的输出高电平比TTL的输出高电平低，低电平比TTL输出的低电平低DCMOS的输出高电平比TTL的输出高电平低，低电平比TTL输出的低电平高
单选题输入与输出反相，输入高电平，输出低电平；输入低电平，输出高电平。即有1出0，有0出1，这就是（）。A与逻辑关系B或逻辑关系C非逻辑关系D与或非逻辑关系