要实现TTL与非门输出低电平,三个输入端必须()A、全部是低电平B、全部是高电平C、只有一个高电平D、只有一个低电平

要实现TTL与非门输出低电平,三个输入端必须()

  • A、全部是低电平
  • B、全部是高电平
  • C、只有一个高电平
  • D、只有一个低电平

相关考题:

TTL与非门只要有一个输入端为高电平,输出就为低电平。() 此题为判断题(对,错)。

对于“或非门”来讲,只有当输入端全是高电平时,输出端才是低电平。

与非门输出为低电平时,需满足()。A、只要有一个输入端为低电平B、只要有一个输入端为高电平C、所有输入端都是低电平D、所有输入端都是高电平

下列哪组符合同或门电路的特点()A、全部输入都是低电平时,输出是高电平B、至少有一个输入是低电平时,输出是高电平C、全部输入都是高电平时,输出时低电平

供电电压相同时,CMOS电路与TTL电路输出的高电平与低电平的情况为()A、CMOS的输出高电平比TTL的输出高电平高,低电平比TTL输出的低电平低B、CMOS的输出高电平比TTL的输出高电平高,低电平比TTL输出的低电平高C、CMOS的输出高电平比TTL的输出高电平低,低电平比TTL输出的低电平低D、CMOS的输出高电平比TTL的输出高电平低,低电平比TTL输出的低电平高

TTL与非门输入端全部接高电平时,输出为()。A、零电平B、低电平C、高电平D、可能是低电平,也可能是高电平

一个逻辑电路,只有当所有输入端均为高电平时,输出端才是低电平,否则输出端总是高电平,这是个()电路。A、与门;B、非门;C、与非门。

或非门逻辑关系的特点是:只有当两个输入端都为()时,输出端才为高电平;只要有一个输入端是高电平,输出端就输出低电平。

两个高电平信号通过与非门,输出()。A、一个高电平信号B、两个高电平信号C、一个低电平信号D、两个低电平信号

TTL与非门输入端全部接地(低电平)时,输出()。A、零电平B、低电平C、高电平D、可能是低电平,也可能是高电平

在正逻辑门电路中要求与门输出高电平,则输入端()A、全为高电平B、全为低电平C、只要有一个高电平D、只要有一个低电平

电压比较器输出只有高电平和低电平两种状态,输入高电平时,输出为高电平;输入低电平时输出为低电平。

或非门逻辑关系的特点是:只有当两个输入端都为高电平时,输出端才为高电平;只要有一个输入端是高电平,输出端就输出低电平。

在正逻辑系统中,若要求“与”门输出高电平,则其输入端()。A、全为低电平B、全为高电平C、只要由一个低电平D、只要有一个高电平

在正逻辑系统中,若要求“或”门输出端为低电平,则其输入端()A、全为低电平B、全为高电平C、只要由一个低电平D、只要有一个高电平

利用一个有A、B二输入端正逻辑的与非门电路,来控制某电气执行器的正电源,要使这个电气执行器工作,应当使()状态。A、输入端均为高电平B、输入端均为低电平C、A为高电平,B为低电平D、A为低电平,B为高电平

三端输入一端输出的逻辑与非门电路,要使其输出端得到低电平必须使()。A、三个输入全为高电平B、三个输入全为低电平C、三个输入中一个为低电平D、三个输入中一个为高电平

TTL与非门输入端全部接高电平时,输出为()。A、零电平B、低电平C、高电平D、低电平或高电平

测量某门电路时发现,输入端有低电平时,输出端为高电平;输入端都为高电平时,输出端为低电平。则该门电路是()。A、与门B、或门C、与非门D、或非门

某中断请求下降沿有效,即只有输入()信号时才中断。A、低电平B、高电平C、由低电平变为高电平D、由高电平变为低电平

一个门电路,只有当所有输入端均为高电平时,输出端才是高电平,否则输出端总是低电平,这是个()电路。A、与门B、或门C、非门D、或非门

单选题有三个输入端的或非门电路,要求输出高电平,其输入端应是()。A全部为高电平B至少一个端为低电平C全部为低电平D至少一个端为高电平

单选题下列哪组符合同或门电路的特点()A全部输入都是低电平时,输出是高电平B至少有一个输入是低电平时,输出是高电平C全部输入都是高电平时,输出时低电平

判断题或非门逻辑关系的特点是:只有当两个输入端都为高电平时,输出端才为高电平;只要有一个输入端是高电平,输出端就输出低电平。A对B错

填空题或非门逻辑关系的特点是:只有当两个输入端都为()时,输出端才为高电平;只要有一个输入端是高电平,输出端就输出低电平。

单选题要实现TTL与非门输出低电平,三个输入端必须()A全部是低电平B全部是高电平C只有一个高电平D只有一个低电平

单选题供电电压相同时,CMOS电路与TTL电路输出的高电平与低电平的情况为()ACMOS的输出高电平比TTL的输出高电平高,低电平比TTL输出的低电平低BCMOS的输出高电平比TTL的输出高电平高,低电平比TTL输出的低电平高CCMOS的输出高电平比TTL的输出高电平低,低电平比TTL输出的低电平低DCMOS的输出高电平比TTL的输出高电平低,低电平比TTL输出的低电平高