设计一个6进制的同步计数器,需要几个触发器。() A.3B.4C.5D.6
构成同步二进制计数器一般应选用的触发器是A、D触发器B、R-S触发器C、J-K触发器D、T触发器
十二进制加法计数器需要_________个触发器构成。 A.8;B.16;C.4;D.3
试用上升沿JK触发器构成同步3位二进制加法计数器,要求画出逻辑电路图。
A.同步二进制加法计数器B.同步四进制加法计数器C.同步三进制计数器D.同步三进制减法计数器
由JK触发器组成的应用电器如图所示，设触发器的初值都为0，经分析可知是一个：A.同步二进制加法计算器B.同步四进制加法计算器C.同步三进制加法计算器D.同步三进制减法计算器
图示时序逻辑电路是一个（ ）。附：触发器的逻辑状态表为：A、左移寄存器B、右移寄存器C、异步三位二进制加法计数器D、同步六进制计数器
A.同步二进制加法计数器B.同步二进制减法计数器C.异步二进制减法计数器D.异步二进制加法计数器
按各触发器的状态转换与CP的关系分类，计数器可为什么类型的计数器？( )A.加法、减法及加减可逆B.同步和异步C.二、十和M进制
图所示逻辑电路，设触发器的初始状态均为0，当时，该电路实现的逻辑功能是（ ）。A．同步十进制加法计数器B．同步八进制加法计数器C．同步六进制加法计数器D．同步三进制加法计数器
图所示逻辑电路，设触发器的初始状态均为“0”。当RD＝1时，该电路的逻辑功能为（ ）。A．同步八进制加法计数器B．同步八进制减法计数器C．同步六进制加法计数器D．同步六进制减法计数器
由JK触发器组成的应用电器如图所示，设触发器的初值都为Q，经分析可知是一个：A.同步二进制加法计算器B.同步四进制加法计算器C.同步三进制加法计算D.同步三进制减法计算器
计数器的种类繁多，按编码可分为（）。A、加法计数器B、二进制计数器C、十进制计数器D、N进制计数器
集成计数器74LS161是（）计数器。A、二进制同步可预置B、二进制异步可预置C、二进制同步可清零D、二进制异步可清零
计数器按计数工作方式分为（）。A、同步计数器和异步计数器B、二进制计数器和非二进制计数器C、加法计数器和减法计数器D、扭环形计数器和环形计数器
电路中各触发器状态改变有先有后是异步的，用它作成的计数器是（）。A、同步计数器B、异步计数器C、二进制计数器D、四进制计数器
若要实现一个可暂停的一位二进制计数器，控制信号A=0计数，A=1保持，可选用T触发器，且令T=A。
将Tˊ触发器一级一级地串联起来，就可以组成一个异步二进制加法计数器。
用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。A、2B、6C、7D、8E、10
同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。
计数器可用触发器构成，（）JK触发器可以构成一个十进制计数器。A、2个B、4个C、5个D、10个
异步二进制计数器基本计数单元是（）。A、T触发器B、计数触发器C、JK触发器D、D触发器E、RS触发器
按各触发器的状态转换与时钟输入CP的关系分类，计数器可为（）计数器。A、同步和异步B、加计数和减计数C、二进制和十进制
对于下降沿触发的异步二进制加法计数器，高位触发器的（）端应与低位的Q端相连。
单选题A 左移寄存器B 右移寄存器C 异步三位二进制加法计数器D 同步六进制计数器
单选题按各触发器的状态转换与时钟输入CP的关系分类，计数器可为（）计数器。A同步和异步B加计数和减计数C二进制和十进制
单选题电路中各触发器状态改变有先有后是异步的，用它作成的计数器是（）。A同步计数器B异步计数器C二进制计数器D四进制计数器
多选题计数器的种类繁多，按编码可分为（）。A加法计数器B二进制计数器C十进制计数器DN进制计数器