I2C总线被启动后,多个主机在每发送一个数据位时都要对SDA信号线电平进行检测,只要检测的电平与自己发出的电平()就会继续占用总线。总线控制遵循的原则是谁先发送()电平谁就会掌握对总线的控制权。

I2C总线被启动后,多个主机在每发送一个数据位时都要对SDA信号线电平进行检测,只要检测的电平与自己发出的电平()就会继续占用总线。总线控制遵循的原则是谁先发送()电平谁就会掌握对总线的控制权。


相关考题:

规定总线的每一条信号线的信号传递方向、信号的有效电平范围的是() A、物理特性B、时间特性C、电气特性D、功能特性

RS-232C串行通信总线的电气特性要求总线信号采用(33)。A.正逻辑B.负逻辑C.高电平D.低电平

● RS-232C 串行通信总线的电气特性要求总线信号采用 (33) 。(33)A. 正逻辑B. 负逻辑C. 高电平D. 低电平

当lock为高电平时,其它总线主控部件都不能占用总线。() 此题为判断题(对,错)。

I2C总线被启动后,多个主机在每发送一个数据位时都要对SDA信号线电平进行检测,只要检测的电平与自己发出的电平(23)__________________就会继续占用总线。总线控制遵循的原则是谁先发送(24)__________________电平谁就会掌握对总线的控制权。

80386有4个总线周期定义信号,分别为W/R、D/C、M/IO和LOCK;其中前3个是主要的总线周期定义信号在存储器数据读取周期,各总线周期定义信号为( )。A.W/R=L低电平,D/C=H高电平,M/IO=H高电平B.W/R=L低电平,D/C=H高电平,M/IO=L低电平C.W/R=H高电平,D/C=L低电平,M/IO=H高电平D.W/R=L低电平,D/C=L低电平,M/IO=H高电平

80386有4个总线周期定义信号分别为W/R、D/C、M/IO和LOCK,其中前3个是主要的总线周期定义信号,在I/O写周期,各总线周期定义信号为( )。A.W/R=H低电子,D/C=H高电平,M/IO=H高电平B.W/R=L低电平,D/C=H高电平,M/IO=L低电子C.W/R=H高电平,D/C=H低电平,M/IO=L高电平D.W/R=H低电平,D/C=L低电平,M/IO=H高电平

AEN地址允许信号为()电平是I/O译码的必要条件,这表示()占用总线周期。

当总线请求部件收到()信号后,就获得了总线控制权;在其控制总线时期,HOLD和HLDA都保持()。当总线部件用完总线后,HOLD变为低电平,于是CPU又重新控制总线,并使HALD变为()。A、HALD;高电平;低电平B、HOLD;低电平;高电平C、INTR;高阻态;不变D、INTA;高阻态;不变

CAN控制器根据两根线的()判断其总线的电平。A、显性电平B、隐形电平C、电位差D、电流差

LIN总线的高电平(隐性)、低电平(显性)一般分别是多少?LIN总线如何保证数据传输的安全性?

PC总线中,为低电平时,表明CPU对端口进行()操作

总线的电气特性包括每一条信号线的信号传递方向,信号的时序特性和()特性。A、电平B、时间C、电流D、安全

某机字长16位,CPU地址总线18位,数据总线16位,存储器按字编址,CPU的控制信号线有:MREQ#(存储器访问请求,低电平有效),R/W#(读写控制,低电平为写信号,高电平为读信号)。试问:【**,★,包捷5.2,编号3.3,3.5.2】该机可以配备的最大主存容量为()。

对于PC总线输出低电平信号而言,负载能力是指当它吸收了规定电流时,仍然保持逻辑低电平。

PC总线中,IOW为低电平时,表明CPU对端口进行()操作。

IC总线时钟线在高电平期间,数据线从高电平变到低电平这一状态称为()。

I2C总线时钟线在高电平期间,数据线从低电平向高电平切换这一状态称为()。

I2C总线传输数据时,SDA线上高电平或低电平允许变化时,SCL时钟线信号是()A、SCL时钟线信号为高电平期间B、SCL时钟线信号为低电平期间C、SCL时钟线信号电平无要求D、SCL时钟线信号高低电平与SDA线上高地电平同步

在I2C总线通讯协议中,当SCL和SDA两线空闲时,二者的电平应为()。A、SCL为高电平,SDA为低电平B、SCL为低电平,SDA为高电平C、二者均为低电平D、二者均为高电平

RS485总线()。A、信号电平为TTL电平B、并行数据通信C、采用双绞线D、信号电平为差分电平

多选题RS485总线()。A信号电平为TTL电平B并行数据通信C采用双绞线D信号电平为差分电平

单选题CAN控制器根据两根线的()判断其总线的电平。A显性电平B隐形电平C电位差D电流差

填空题PC总线中,IOW为低电平时,表明CPU对端口进行()操作。

填空题PC总线中,为低电平时,表明CPU对端口进行()操作

问答题某机字长16位,CPU地址总线18位,数据总线16位,存储器按字编址,CPU的控制信号线有:MREQ#(存储器访问请求,低电平有效),R/W#(读写控制,低电平为写信号,高电平为读信号)。试问:【**,★,包捷5.2,编号3.3,3.5.2】该机可以配备的最大主存容量为()。

单选题总线的电气特性包括每一条信号线的信号传递方向,信号的时序特性和()特性。A电平B时间C电流D安全