当lock为高电平时,其它总线主控部件都不能占用总线。() 此题为判断题(对,错)。

当lock为高电平时,其它总线主控部件都不能占用总线。()

此题为判断题(对,错)。


相关考题:

CPU与其它部件之间传送数据是通过()实现的。A、数据总线B、地址总线C、控制总线D、数据、地址和控制总线三者

CPU与其它部件之间传送地址是通过()实现的A.数据总线B.地址总线C.控制总线D.数据、地址和控制总线

80386有4个总线周期定义信号,分别为W/R、D/C、M/IO和LOCK;其中前3个是主要的总线周期定义信号在存储器数据读取周期,各总线周期定义信号为( )。A.W/R=L低电平,D/C=H高电平,M/IO=H高电平B.W/R=L低电平,D/C=H高电平,M/IO=L低电平C.W/R=H高电平,D/C=L低电平,M/IO=H高电平D.W/R=L低电平,D/C=L低电平,M/IO=H高电平

80386有4个总线周期定义信号分别为W/R、D/C、M/IO和LOCK,其中前3个是主要的总线周期定义信号,在FO写周期,各总线周期定义信号为( )。A.W/R=L低电平,D/C=H高电平,M/IO=H高电平B.W/R=L低电平,D/C=H高电平,M/IO=L低电平C.W/R=H高电平,D/C=L低电平,M/IO=H高电平D.W/R=L低电平,D/C=L低电平,M/IO=H高电平

80386有4个总线周期定义信号,分别为W/R、D/C、M/IO和LOCK:其中前3个是主要的总线周期定义信号在存储器数据读取周期,各总线周期 定义信号为( )。A.W/R=L低电平,D/C=H高电平,M/IO=H高电平B.W/R=L低电平,D/C=H高电平,M/IO=L低电平C.W/R=H高电平,D/C=L低电平,M/IO=H高电平D.W/R=L低电平,D/C=L低电平,M/IO=H高电平

80386有4个总线周期定义信号分别为W/R、D/C、M/IO和LOCK,其中前3个是主要的总线周期定义信号,在I/O写周期,各总线周期定义信号为( )。A.W/R=H低电子,D/C=H高电平,M/IO=H高电平B.W/R=L低电平,D/C=H高电平,M/IO=L低电子C.W/R=H高电平,D/C=H低电平,M/IO=L高电平D.W/R=H低电平,D/C=L低电平,M/IO=H高电平

2、CPU与其它部件之间传送数据是通过()实现的。A.数据总线B.地址总线C.控制总线D.循环结构

当总线与多个部件相连时,同一时刻只允许一个部件向总线发出信号。

7、当IIC总线空闲时,SCL、SDA两根线都是高电平。