当总线请求部件收到（）信号后，就获得了总线控制权；在其控制总线时期，HOLD和HLDA都保持（）。当总线部件用完总线后，HOLD变为低电平，于是CPU又重新控制总线，并使HALD变为（）。A、HALD；高电平；低电平B、HOLD；低电平；高电平C、INTR；高阻态；不变D、INTA；高阻态；不变
当总线请求部件收到（）信号后，就获得了总线控制权；在其控制总线时期，HOLD和HLDA都保持（）。当总线部件用完总线后，HOLD变为低电平，于是CPU又重新控制总线，并使HALD变为（）。
- A、HALD；高电平；低电平
- B、HOLD；低电平；高电平
- C、INTR；高阻态；不变
- D、INTA；高阻态；不变
相关考题：
下面的一段叙述中，Ⅰ～Ⅳ空缺处信号的英文名称分别是什么? “8237接收到通道的DMA请求信号 Ⅰ 后，向CPU发出总线请求信号 Ⅱ ，CPU接收到该信号后，在当前总线周期结束之后让出总线，并使总线允许信号 Ⅲ 有效；当8237获得CPU送来的该信号后，便产生DMA响应信号 Ⅳ 送到相应的外设端口，表示DMA控制器响应外设的DMA请求，从而进入DMA服务过程。”A．DREQ、DACK、HRQ、HLDAB．DREQ、HLDA.DACK、HRQC．HRQ、DREQ、DACK、HLDAD．DREQ、HRQ、HLDA.DACK
8237A是DMA控制器，CPU和8237A与系统总线的接口都是三态的，当CPU处于工作时，DMAC823与总线系统之间处于______状态，从而不会干扰CPU工作。A．高电平B．低电平C．高阻态D．不定态
80386有4个总线周期定义信号，分别为W/R、D/C、M/IO和LOCK;其中前3个是主要的总线周期定义信号在存储器数据读取周期，各总线周期定义信号为( )。A．W/R=L低电平，D/C=H高电平，M/IO=H高电平B．W/R=L低电平，D/C=H高电平，M/IO=L低电平C．W/R=H高电平，D/C=L低电平，M/IO=H高电平D．W/R=L低电平，D/C=L低电平，M/IO=H高电平
80386有4个总线周期定义信号分别为W/R、D/C、M/IO和LOCK，其中前3个是主要的总线周期定义信号，在I/O写周期，各总线周期定义信号为( )。A．W/R=H低电子，D/C=H高电平，M/IO=H高电平B．W/R=L低电平，D/C=H高电平，M/IO=L低电子C．W/R=H高电平，D/C=H低电平，M/IO=L高电平D．W/R=H低电平，D/C=L低电平，M/IO=H高电平
BHE信号和A0合起来表示当前在总线上出现的从偶地址单元或端口读一个字节的正确序列为：（）。A.BHE为低电平，A0为低电平B.BHE为低电平，A0为高电平C.BHE为高电平，A0为低电平D.BHE为高电平，A0为高电平
以下几个步骤是DMA控制过程的主要节点，请选出正确的DMA控制流程（请求信号HRQ）为（） （1）CPU让出总线控制权（响应信号HLDA） （2）DMA控制器向CPU请求总线使用权 （3）MA控制器控制总线，发总线命令、传送数据 （4）DMA总线控制器归还总线控制权 （5）CPU重新获取总线控制权A、 （2），（1），（3），（4）；B、 （1），（2），（3），（4）；C、 （3），（1），（4），（2）；D、 （3），（4），（1），（2）；
某机字长16位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：【＊＊，★，包捷5.2，编号3.3，3.5.2】该机可以配备的最大主存容量为（）。
问答题某机字长16位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：【＊＊，★，包捷5.2，编号3.3，3.5.2】该机可以配备的最大主存容量为（）。
单选题当总线请求部件收到（）信号后，就获得了总线控制权；在其控制总线时期，HOLD和HLDA都保持（）。当总线部件用完总线后，HOLD变为低电平，于是CPU又重新控制总线，并使HALD变为（）。AHALD；高电平；低电平BHOLD；低电平；高电平CINTR；高阻态；不变DINTA；高阻态；不变