组合逻辑电路应该由哪种器件构成? A、触发器B、振荡器C、门电路D、计数器
试用上升沿JK触发器构成同步3位二进制加法计数器,要求画出逻辑电路图。
图题6-25所示为具有同步清除功能的同步四位二进制加法计数器74LS163组成的计数器电路，试说明该计数电路是多少进制。
图题6-27所示为具有同步预置功能的同步四位二进制加法计数器74LS161组成的计数电路，试说明该计数电路是多少进制。
图示时序逻辑电路是一个（ ）。附：触发器的逻辑状态表为：A． 循环左移寄存器 B． 循环右移寄存器 C． 三位同步二进制计数器 D． 异步三进制计数器
图示时序逻辑电路是一个（ ）。附：触发器的逻辑状态表为：A、左移寄存器B、右移寄存器C、异步三位二进制加法计数器D、同步六进制计数器
采用中规模加法计数器74LS161构成的电路如图所示，该电路构成几进制加法计数器（ ）。 A． 九进制 B． 十进制 C． 十二进制 D． 十三进制
由四位二进制同步计算器74161构成的逻辑电路如图所示，该电路的逻辑功能为（ )。A.同步256进制计数器C.同步217进制计数器B.同步243进制计数器D.同步196进制计数器
由四位二进制同步计算器74163构成的逻辑电路如图所示，该电路的逻辑功能为（ ）。 A． 同步256进制计数器 B． 同步243进制计数器 C． 同步217进制计数器 D． 同步196进制计数器
由3-8线译码器74LS138构成的逻辑电路如图所示，该电路能实现的逻辑功能为（ ).A. 8421BCD码检测及四舍五入B.全减器C.全加器 D.比较器
由3-8线译码器74LS138构成的逻辑电路如图所示，该电路能实现的逻辑功能为（ ）。 A． 8421码检测及四舍五入 B． 全减器 C． 全加器 D． 比较器
图所示逻辑电路，设触发器的初始状态均为0，当时，该电路实现的逻辑功能是（ ）。A．同步十进制加法计数器B．同步八进制加法计数器C．同步六进制加法计数器D．同步三进制加法计数器
逻辑电路如图所示，该电路实现的逻辑功能是（ ）。A．编码器B．译码器C．计数器D．半加器
图示电路中，计数器74163构成电路的逻辑功能为（ ）。 A． 同步84进制加法计数 B． 同步73进制加法计数 C． 同步72进制加法计数 D． 同步32进制加法计数
图所示逻辑电路，设触发器的初始状态均为“0”。当RD＝1时，该电路的逻辑功能为（ ）。A．同步八进制加法计数器B．同步八进制减法计数器C．同步六进制加法计数器D．同步六进制减法计数器
如图所示异步时序电路，该电路的逻辑功能为（ ）。 A． 八进制加法计数器 B． 八进制减法计数器 C． 五进制加法计数器 D． 五进制减法计数器
下列电路中不属于时序电路的是（）A、同步计数器B、数码寄存器C、组合逻辑电路D、异步计数器
下列逻辑电路中不是时序逻辑电路的有（）A、译码器B、加计数器C、减计数器D、寄存器
下列电路中，不属于时序逻辑电路的是（）A、同步加法计数器B、全加器C、寄存器D、异步减法计数器
一般逻辑电路大致可分为（）逻辑电路和（）逻辑电路，译码器属于（）逻辑电路；计数器属于（）逻辑电路。
时序逻辑电路一般是由（）构成的。A、门电路B、组合逻辑电路C、组合逻辑电路与门电路D、组合逻辑电路和触发器
组合逻辑电路是由（）构成。A、门电路B、触发器C、门电路和触发器D、计数器
组合逻辑电路通常由（）构成。A、门电路B、触发器C、计数器D、寄存器
下面（）不是时序电路的种类。A、同步时序逻辑电路B、异步时序逻辑电路C、记忆时序逻辑电路D、存储时序逻辑电路
单选题下列电路中不属于时序电路的是（）A同步计数器B数码寄存器C组合逻辑电路D异步计数器
单选题对于时序逻辑电路和组合逻辑电路，下列说法不正确的是（ ）。A时序逻辑电路的特点是：在某时刻的输出不仅与该时刻的输入和电路状态有关，还与前面时刻的输入和电路状态有关B时序逻辑电路是由组合逻辑电路和存储电路（触发器）构成的C组合逻辑电路使电路具有记忆功能D时序逻辑电路按功能可以分为寄存器和计数器两大类
单选题下列电路中，不属于时序逻辑电路的是（）A同步加法计数器B全加器C寄存器D异步减法计数器