使用 Cache 改善系统性能的依据是程序的局部性原理。程序中大部分指令是（60）的。设某计算机主存的读／写时间为 100ns，有一个指令和数据合一的 Cache，已知该 Cache的读／写时间为 10ns，取指令的命中率为 98%，取数的命中率为 95%。在执行某类程序时，约有 1/5 指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置 Cache 后，每条指令的平均读取时间约为（61）ns。A.顺序存储、顺序执行B.随机存储、顺序执行C.顺序存储、随机执行D.随机存储、随机执行
使用 Cache 改善系统性能的依据是程序的局部性原理。程序中大部分指令是（60）的。设某计算机主存的读／写时间为 100ns，有一个指令和数据合一的 Cache，已知该 Cache的读／写时间为 10ns，取指令的命中率为 98%，取数的命中率为 95%。在执行某类程序时，约有 1/5 指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置 Cache 后，每条指令的平均读取时间约为（61）ns。
A.顺序存储、顺序执行
B.随机存储、顺序执行
C.顺序存储、随机执行
D.随机存储、随机执行
B.随机存储、顺序执行
C.顺序存储、随机执行
D.随机存储、随机执行
参考解析
解析：
相关考题：
●设某流水线计算机主存的读／写时间为100ns，有一个指令和数据合一的Cache，已知该Cache的读/写时间为10ns，取指令的命中率为98％，取数的命中率为95％。在执行某类程序时，约有1／5指令需要存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平均访存时间约为 (14) 。(14) A．12nsB．15 nsC．18 nsD．120ns
设某流水线计算机主存的读/写时间为100ns，有一个指令和数据合一的Cache，己知该Cache的读/写时间为10ns，取指令的命中率为98%，取数的命中率为95%。在执行某类程序时，约有1/5指令需要存/取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平均访存时间约为______。A．12nsB．15 nsC．18nsD．120ns
某计算机的存储系统由Cache-主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成存取的次数为200次，则CPU访问存储系统的平均访问时间是(30)ns，该Cache-主存系统的效率是(31)。A．10B．11.60C．11.68D．50
在多级存储系统中，Cache处在CPU和主存之间，解决(55)问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送(57)：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用(58)法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种(59)替换算法。A．主存容量扩充B．主存和CPU速度匹配C．多个请求源访问主存D．BIOS存放
使用Cache改善系统性能的依据是程序的局部性原理。程序中大部分指令是（ ）的。设某计算机主存的读／写时间为100ns，有一个指令和数据合一的Cache，已知该Cache的读／写时间为10ns，取指令的命中率为98%，取数的命中率为95%。在执行某类程序时，约有1/5指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平均读取时间约为（ ）ns。A.顺序存储、顺序执行 B.随机存储、顺序执行 C.顺序存储、随机执行 D.随机存储、随机执行 A.12.3 B.14.7 C.23.4 D.26.3
若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机的实际存取时间为(2)。当CPU向存储器执行读操作时，首先访问Cache，如命中，则从Cache中取出指令或数据，否则从主存中取出，送(3)；当CPU向存储器执行写操作时，为了使Cache内容和主有的内容保持一致，若采用(4)法，同时写入Cache和主存。A．H×T1+T2B．(1-H×T1)+H×T2C．T2-H×T1D．H×T1+(1-H)×T2
某计算机系统采用5级流水线结构执行指令,设每条指令的执行由取指令( 2△t)、分析指令( 1△t)、取操作数(3△t)、运算(1△t).写回结果 (2△t)组成，并分别用5个子部件完成，该流水线的最大吞吐率为(请作答此空) ;若连续向流水线拉入10条指令，则该流水线的加速比为( ) 。
某计算机系统采用5级流水线结构执行指令，设每条指令的执行由取指令( 2△t)、分析指令( 10t)、取操作数(3△t)、运算(1Ot)， 写回结果(20t)组成，并分别用5个子部件完成，该流水线的最大吞吐率为( ) ; 若连续向流水线拉入10条指令，则该流水线的加速比为(请作答此空)。A.1:10B.2:1C.5:2D.3:1
某计算机系统采用5级流水线结构执行指令，设每条指令的执行由取指令(3△t)、分析指令(1△t)、取操作数(5△t)、运算(1△t)， 写回结果(2△t)组成，并分别用5个子部件完成，该流水线的最大吞吐率为( )。
某计算机系统采用5级流水线结构执行指令，设每条指令的执行由取指令(4△t)、分析指令( 2△t)、取操作数(6△t)、运算(2△t)， 写回结果(4△t)组成，并分别用5个子部件完成，该流水线的最大吞吐率为(请作答此空) ;若连续向流水线拉入10条指令,则该流水线的加速比为( )。
在Cache和主存构成的两级存储系统中，Cache的存取时间为100ns，主存的存取时间为1μs，Cache访问失败后CPU才开始访存。如果希望Cache-主存系统的平均存取时间不超过Cache存取时间的15%，则Cache的命中率至少应为()。A.95%B.98%C.98.5%D.99.5%
在Cache和主存构成的两级存储体系中，主存与Cache同时访问，Cache的存取时间是100ns，主存的存取时间是1000ns，如果希望有效(平均)存取时间不超过Cache存取时间的115%，则Cache的命中率至少应为()。A.90%B.98%C.95%D.99%
某计算机系统采用5级流水线结构执行指令，设每条指令的执行由取指令(2 Δt )、分析指令(1Δt )、取操作数(3Δt )、运算(1Δt )和写回结果(2Δt ) 组成， 并分别用5 个子部件完成，该流水线的执行周期为（请作答此空） ；若连续向流水线输入10条指令，该流水线完成的时间为（ ）。A.3ΔtB.1ΔtC.2ΔtD.7Δt
某计算机系统采用5级流水线结构执行指令，设每条指令的执行由取指令(2 Δt )、分析指令(1Δt )、取操作数(3Δt )、运算(1Δt )和写回结果(2Δt ) 组成， 并分别用5 个子部件完成，该流水线的执行周期为（ ） ；若连续向流水线输入10条指令，该流水线完成的时间为（请作答此空）。A.46ΔtB.36ΔtC.90ΔtD.40Δt
使用 Cache 改善系统性能的依据是程序的局部性原理。程序中大部分指令是（ ）的。设某计算机主存的读／写时间为 100ns，有一个指令和数据合一的 Cache，已知该 Cache的读／写时间为 10ns，取指令的命中率为 98%，取数的命中率为 95%。在执行某类程序时，约有 1/5 指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置 Cache 后，每条指令的平均读取时间约为（请作答此空）ns。A.顺序存储、顺序执行B.随机存储、顺序执行C.顺序存储、随机执行D.随机存储、随机执行
使用 Cache 改善系统性能的依据是程序的局部性原理。程序中大部分指令是（请作答此空）的。设某计算机主存的读／写时间为 100ns，有一个指令和数据合一的 Cache，已知该 Cache的读／写时间为 10ns，取指令的命中率为 98%，取数的命中率为 95%。在执行某类程序时，约有 1/5 指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置 Cache 后，每条指令的平均读取时间约为（ ）ns。A.12.3B.14.7C.23.4D.26.3
使用 Cache 改善系统性能的依据是程序的局部性原理。程序中大部分指令是（60）的。设某计算机主存的读／写时间为 100ns，有一个指令和数据合一的 Cache，已知该 Cache的读／写时间为 10ns，取指令的命中率为 98%，取数的命中率为 95%。在执行某类程序时，约有 1/5 指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置 Cache 后，每条指令的平均读取时间约为（61）ns。A.12.3B.14.7C.23.4D.26.3
某计算机系统采用 5 级流水线结构执行指令，设每条指令的执行由取指令(2 ?t )、分析指令(1?t )、取操作数(3?t )、运算(1?t )和写回结果(2?t ) 组成， 并分别用 5 个子部完成，该流水线的最大吞吐率为(请作答此空 ) ;若连续向流水线输入 10 条指令，则该流水线的加速比为() .A. 1/9?tB. 1/3 ?tC. 1/2?tD. 1/1?t
某计算机系统采用 5 级流水线结构执行指令，设每条指令的执行由取指令(2 ?t )、分析指令(1?t )、取操作数(3?t )、运算(1?t )和写回结果(2?t ) 组成， 并分别用 5 个子部完成，该流水线的最大吞吐率为() ;若连续向流水线输入 10 条指令，则该流水线的加速比为( 请作答此空) . A. 1:10B. 2:1C. 5:2D. 3:1
某计算机系统采用5级流水线结构执行指令，设每条指令的执行由取指令(2Δt)、分析指令(1Δt)、取操作数(3Δt)、运算(1Δt)和写回结果(2Δt)组成，并分别用5个子部完成，该流水线的最大吞吐率为()A.. 1/9ΔtB. 1/3ΔtC. 1/2ΔtD. 1/1Δt
CPU执行每一条指令都要分成若干步：取指令、指令译码、取操作数、执行运算、保存结果等。CPU在取指令阶段的操作是（）A、从硬盘读取一条指令并放入内存储器B、从内存储器（或cache）读取一条指令放入指令寄存器C、从指令寄存器读取一条指令放入指令计数器D、从内存储器读取一条指令放入运算器
问答题某计算机的存储系统由Cache、主存和用于虚拟存储的磁盘组成。CPU总是从Cache中获取数据。若所访问的字在Cache中，则存取它只需要20ns，将所访问的字从主存装入Cache需要60ns，而将它从磁盘装入主存则需要1200us。假定Cache的命中率为90%，主存的命中率为60%，计算该系统访问一个字的平均存取时间。
单选题采用指令Cache与数据Cache分离的主要目的是（ ）。A减低Cache的缺失损失B提高Cache的命中率C减低CPU平均访问时间D减少指令流水线资源冲突