使用Cache改善系统性能的依据是程序的局部性原理。程序中大部分指令是（ ）的。设某计算机主存的读／写时间为100ns，有一个指令和数据合一的Cache，已知该Cache的读／写时间为10ns，取指令的命中率为98%，取数的命中率为95%。在执行某类程序时，约有1/5指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平均读取时间约为（ ）ns。A.顺序存储、顺序执行 B.随机存储、顺序执行 C.顺序存储、随机执行 D.随机存储、随机执行 A.12.3 B.14.7 C.23.4 D.26.3
使用Cache改善系统性能的依据是程序的局部性原理。程序中大部分指令是（ ）的。设某计算机主存的读／写时间为100ns，有一个指令和数据合一的Cache，已知该Cache的读／写时间为10ns，取指令的命中率为98%，取数的命中率为95%。在执行某类程序时，约有1/5指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平均读取时间约为（ ）ns。
A.顺序存储、顺序执行 B.随机存储、顺序执行 C.顺序存储、随机执行 D.随机存储、随机执行 A.12.3 B.14.7 C.23.4 D.26.3
相关考题：
● 以下关于CPU 与主存之间增加高速缓存（Cache）的叙述中，错误的是 （4） 。（4）A. Cache扩充了主存储器的容量B. Cache可以降低由于CPU 与主存之间的速度差异造成的系统性能影响C. Cache的有效性是利用了对主存储器访问的局部性特征D. Cache中通常保存着主存储器中部分内容的一份副本
● 计算机的存储系统采用分级存储体系的理论依据是 （14） 。目前，计算机系统中常用的三级存储体系是 （15） 。（14）A. 存储容量、价格与存取速度间的协调性B. 程序访问的局部性C. 主存和CPU 之间的速度匹配D. 程序运行的定时性（15）A．寄存器、内存、外存B．寄存器、Cache、内存C．Cache、主存、辅存D．L0、L1、L2三级Cache
●设某流水线计算机主存的读／写时间为100ns，有一个指令和数据合一的Cache，已知该Cache的读/写时间为10ns，取指令的命中率为98％，取数的命中率为95％。在执行某类程序时，约有1／5指令需要存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平均访存时间约为 (14) 。(14) A．12nsB．15 nsC．18 nsD．120ns
以下关于cache的途述中，正确的是________。A．cache和主存都用半导体芯片作为存储介质，因此它们的存取速度相差不大B．在程序中不能用数据传送指令读出cache中某个单元中存储的内容C．cache存储容量的大小对计算机的运行速度会产生影响D．只有将一个程序的全部指令从内存装入cache才能在CPU中运行该程序
某计算机的存储系统由Cache-主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成存取的次数为200次，则CPU访问存储系统的平均访问时间是(30)ns，该Cache-主存系统的效率是(31)。A．10B．11.60C．11.68D．50
下面是关于嵌入式系统使用的存储器的叙述，其中错误的是（）。A.CPU使用最频繁的少量的程序代码和数据存放在Cache中B.系统正在运行的程序的大部分数据和代码存放在主存储器（内存）中C.嵌入式系统使用Cache的优点是只需要增加少许成本，就能使整个系统的性能得到显著提高D.嵌入式处理器内部的Cache采用DRAM
为了提高计算机的性能，采用Cache、虚拟存储器等多项技术。(37)不属于Cache的特征。A．为了提高速度全部用硬件实现B．可以显著提高计算机的主存速度C．可以显著提高计算机的主存容量D．对程序员是透明的
●以下关于程序访问局部性原理的叙述，错误的是(18)。(18)A．程序访问具有时间局部性，即最近将要用的信息很可能是正在使用的信息B．程序访问具有空间局部性，即最近将要用的信息很可能与正在使用的信息在存储空间上是相邻的C．程序访问局部性是构成层次结构的存储系统的主要依据D．程序访问局部性是确定存储系统的性能指标（命中率、平均访问时间、访问效率等）的主要依据
以下关于计算机系统中高速缓存（Cache)的说法中，正确的是（ ）。A. Cache 的容量通常大于主存的存储容量 B.通常由程序员设置 Cache 的内容和访问速度 C.Cache 的内容是主存内容的副本 D.多级 Cache 仅在多核 CPU 中使用
计算机的存储系统采用分级存储体系的理论依据是(14)。目前，计算机系统中常用的三级存储体系是(15)。A．存储容量、价格与存取速度间的协调性B．程序访问的局部性C．主存和CPU之间的速度匹配D．程序运行的定时性
● 某计算机的存储系统由Cache-主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成存取的次数为200次，则CPU 访问存储系统的平均访问时间是 （30） ns，该Cache -主存系统的效率是 （31） 。（30）A. 10B. 11.60C. 11.68D. 50（31）A. 0.856B. 0.862C. 0.958D. 0.960
以下关于计算机系统中高速缓存（Cache)的说法中，正确的是（9）A.Cache 的容量通常大于主存的存储容量B.通常由程序员设置 Cache 的内容和访问速度C.Cache 的内容是主存内容的副本D.多级 Cache 仅在多核 CPU 中使用
以下关于cache的叙述中，正确的有（ ）。A.cache和主存都用半导体芯片作为存储介质，因此它们的存取速度相差不大B.在程序中不能用数据传送指令cache中某个单元中存储的内容C.cache存储容量的大小对计算机的运行速度会产生影响D.只有将一个程序的全部指令从内存装入cache才能在CPU中运行该程序
使用 Cache 改善系统性能的依据是程序的局部性原理。程序中大部分指令是（60）的。设某计算机主存的读／写时间为 100ns，有一个指令和数据合一的 Cache，已知该 Cache的读／写时间为 10ns，取指令的命中率为 98%，取数的命中率为 95%。在执行某类程序时，约有 1/5 指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置 Cache 后，每条指令的平均读取时间约为（61）ns。A.顺序存储、顺序执行B.随机存储、顺序执行C.顺序存储、随机执行D.随机存储、随机执行
使用 Cache 改善系统性能的依据是程序的局部性原理。程序中大部分指令是（请作答此空）的。设某计算机主存的读／写时间为 100ns，有一个指令和数据合一的 Cache，已知该 Cache的读／写时间为 10ns，取指令的命中率为 98%，取数的命中率为 95%。在执行某类程序时，约有 1/5 指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置 Cache 后，每条指令的平均读取时间约为（ ）ns。A.12.3B.14.7C.23.4D.26.3
下面关于Cache的叙述，错误的是（）A、高速缓冲存储器简称CacheB、Cache处于主存与CPU之间C、程序访问的局部性为Cache的引入提供了理论依据D、Cache的速度远比CPU的速度慢
软件是计算机系统中与硬件相互依存的另一部分，它是包括（）、（）及其（）完整集合。其中，（）是按事先设汁的功能和性能要求执行的指令序列，（）是使程序能够正确操纵信息的数据结构，（）是与程序开发、维护和使用有关的图文资料．
以下关于CPU与主存之间增加高速缓存（Cache）的叙述中，错误的是（）。A、Cache扩充了主存储器的容量B、Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响C、Cache的有效性是利用了对主存储器访问的局部性特征D、Cache中通常保存着主存储器中部分内容的一份副本
单选题假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（ ）。A5%B9.5%C50%D95%