1、3 线—8 线译码器74LS138,低电平有效,译码状态时,当输入A2A1A0=001时,确定输出Y7 ~ Y0。

1、3 线—8 线译码器74LS138,低电平有效,译码状态时,当输入A2A1A0=001时,确定输出Y7 ~ Y0。


参考答案和解析
B

相关考题:

利用2个74LS138和1个非门,可以扩展得到1个()线译码器。 A、4-16B、3-8C、2-4D、无法确定

三输入八输出译码器,对任一组输入值其有效输出个数为()A、3个B、8个C、1个D、11个

3线—8线译码器的输入信号是()。

七段显示译码器,当译码器七个输出端状态为abcdefg=0011111时(高电平有效),译码器输入状态(8421BCD码)应为( )。 A.0011;B.0110;C.0101;D.0100

原码输入低电平有效输出七段字形译码器,8421码表示数字5时电路的输入输出状态为( )。 A.1010;1011011B.0101;1011011C.0101;0100100D..1010;0100100

TTL集成电路74LS138是3/8线译码器,译码器为输出低电平有效,若输入为A2A1A0=101时,输出:为()。 A、00100000B、11011111C、11110111D、00000100

对8421BCD码进行译码应选用()A、3线——8线译码器B、4线——10线译码器C、2线——4线译码器D、4线——16线译码器

试用3线-8线译码器74LS138和门电路实现一位二进制全减器(输入为被减数、减数与来自低位的借位;输出为差和向高位的借位)。要求用按键输入减数、被减数和进位,发光二极管显示减法结果。

1个3线-8线译码器74LS138,当输入端A=0、B=0、C=1时,输出Y0和Y7的状态分别为(  )。A. 0、0 B. 0、1 C. 1、0 D. 1、1

已知74LS138译码器的输入三个使能端(E1=1,E2A=E2B=0)时,地址码A2A1A0=011,则输出Y7~Y0是()。A、11111101B、10111111C、11110111D、11111111

1个3线-8线译码器74LS138,当输入端A=0、B=0、C=1时,输出Y0和Y7的状态分别为()。A、0、0B、0、1C、1、0D、1、1

高电平有效的3/8译码器在C,B,A输入011时,输出()为1。A、Y1B、Y3C、Y5D、Y7

当集成译码器74LS138的3个使能端都满足要求时,其输出端为()有效。A、高电平B、低电平C、高阻D、低阻

74LS138是3-8译码器。

3-8译码器74LS138是最常用的译码电路之一,它的3个输入控制端是G1、G2A、G2B,只有当G1=1,G2A=G2B=0时,才允许对输入端A、B、C进行译码。

74LS138是具有3位输入、多位输出的译码器芯片,其输出作为片选信号时,最多可以选中()个芯片。

74LS138是具有3个输入的译码器芯片,其输出作为片选信号时,最多可以选中()块芯片。

74LS138是具有3个输入的译码器芯片,其输出作为片选信号时,最多可以选8片芯片。()

用3线-8译码器74LS138和辅助门电路实现逻辑函数F=A2+A2’A1’,应()。A、用与非门,F=(Y0’Y1’Y4’Y5’Y6’Y7’)’B、用与门,F=Y2’Y3’C、用或门,F=Y2’+Y3’D、用或门,F=Y0’+Y1’+Y4’+Y5’+Y6’+Y7’

74LS138是()。A、集成3线-8线译码器B、集成3线-8线数据选择器C、集成8线-3线译码器D、集成3线-8线数据分配器

74LS138有()个译码输入端和()个译码输出端。A、1,3B、3,8C、8,3D、无法确定

3—8译码器74LS138在全译码寻址方式中,译码器的输出端通常与单片机接口芯片的()端连接。

当集成译码器74LS138的三个使能端都满足要求时其输出端为()有效。A、高电平B、低电平C、高阻D、低阻

单选题利用2个74LS138和1个非门,可以扩展得到1个()线译码器。A2-4B3-8C4-16D无法确定

填空题74LS138是具有3个输入的译码器芯片,其输出作为片选信号时,最多可以选中()块芯片。

单选题3线-8线译码器,有()个地址输入端、()个输出端。A3、8B8、3C6、8D3、11

单选题1个3线-8线译码器74LS138,当输入端A=0、B=0、C=1时,输出Y0和Y7的状态分别为()。A0、0B0、1C1、0D1、1

多选题74LS138是()。A集成3线-8线译码器B集成3线-8线数据选择器C集成8线-3线译码器D集成3线-8线数据分配器