构成九进制计数器需要4个触发器，这时构成的电路有9个有效状态，7个无效状态。（）

构成九进制计数器需要4个触发器，这时构成的电路有9个有效状态，7个无效状态。（）

参考答案和解析
错误

相关考题：

4个D触发器组成10进制计数器:() A、有效状态数有10个B、无效状态数有10个C、有效状态数有6个D、无效状态数有6E、总状态数有16个
查看答案
构成一个7进制计数器需要3个触发器。()
查看答案
构成模值为256的二进制计数器,需要_______级触发器. A. 2B. 126C. 8D. 256
查看答案
要构成5进制计数器,至少需要()个触发器。 A、0B、1C、2D、3
查看答案
由四个触发器构成的二进制计数电路共有八个计数状态。 () 此题为判断题(对，错)。
查看答案
十二进制加法计数器需要_________个触发器构成。 A.8;B.16;C.4;D.3
查看答案
试用上升沿D触发器构成异步3位二进制加法计数器,要求画出逻辑电路图,以及计数器输入时钟CLK与D触发器输出端Q2~Q0的波形图。
查看答案
试用上升沿JK触发器构成同步3位二进制加法计数器,要求画出逻辑电路图。
查看答案
图示时序逻辑电路是一个（　　）。附：触发器的逻辑状态表为：A、左移寄存器B、右移寄存器C、异步三位二进制加法计数器D、同步六进制计数器
查看答案
采用中规模加法计数器74LS161构成的电路如图所示，该电路构成几进制加法计数器（　　）。 A． 九进制 B． 十进制 C． 十二进制 D． 十三进制
查看答案
图所示逻辑电路，设触发器的初始状态均为0，当时，该电路实现的逻辑功能是（　　）。A．同步十进制加法计数器B．同步八进制加法计数器C．同步六进制加法计数器D．同步三进制加法计数器
查看答案
图所示逻辑电路，设触发器的初始状态均为“0”。当RD＝1时，该电路的逻辑功能为（　　）。A．同步八进制加法计数器B．同步八进制减法计数器C．同步六进制加法计数器D．同步六进制减法计数器
查看答案
欲构成能记最大十进制数为999的计数器，至少需要多少个双稳态触发器？( )A.10B.100C.1000
查看答案
图示的74LS161集成计数器构成的计数器电路和74LS290集成计数器构成的计数器电路是实现的逻辑功能依次是（　　）。 A． 九进制加法计数器，七进制加法计数器 B． 六进制加法计数器，十进制加法计数器 C． 九进制加法计数器，六进制加法计数器 D． 八进制加法计数器，七进制加法计数器
查看答案
与非门构成的基本RS触发器，S端为0，R端为1，这时RS触发器状态为：1。
查看答案
凡具有两个稳定状态的器件都可构成二进制计数器。
查看答案
关于同步、异步计数器说法正确的是（）A、同步计数器在计数过程中各个触发器状态同时更新B、同步计数器在计数过程中各个触发器状态不同时更新C、异步计数器在计数过程中各个触发器状态同时更新D、异步计数器在计数过程中各个触发器状态不同时更新E、同一电路中同步计数器和异步计数器可以互换使用
查看答案
电路中各触发器状态改变有先有后是异步的，用它作成的计数器是（）。A、同步计数器B、异步计数器C、二进制计数器D、四进制计数器
查看答案
n个触发器构成的扭环计数器中，无效状态有（）个。A、nB、2nC、2n-1D、2n-2n
查看答案
组合逻辑电路是由（）构成。A、门电路B、触发器C、门电路和触发器D、计数器
查看答案
n级触发器构成的环形计数器，其有效循环的状态数为（）A、n个B、2n个C、2n-1个
查看答案
构成模值为256的二进制计数器，需要（）级触发器。A、2B、128C、8D、256
查看答案
每经十个CP脉冲状态循环一次的计数电路，知其有效状态中的最大数为1100，则正确的描述是（）。A、模10计数器B、计数器容量为10C、十进制计数器D、十二进制计数器
查看答案
计数器可用触发器构成，（）JK触发器可以构成一个十进制计数器。A、2个B、4个C、5个D、10个
查看答案
关于扭环形计数器下面说法正确的是（）A、三个触发器构成扭环形计数器有效状态可以达到6位B、相同位数扭环形计数器与环形计数器比较有效状态增加了一倍C、相同位数扭环形计数器与环形计数器比较有效状态增加了二倍D、相同位数扭环形计数器与环形计数器比较有效状态一样E、相同位数扭环形计数器与环形计数器比较有效状态减少了一倍
查看答案
填空题构成一个六进制计数器最少要采用（）位触发器，这时构成的电路有6个有效状态，2个无效状态。
查看答案
判断题使用3个触发器构成的计数器最多有8个有效状态。A对B错
查看答案
单选题电路中各触发器状态改变有先有后是异步的，用它作成的计数器是（）。A同步计数器B异步计数器C二进制计数器D四进制计数器
查看答案
热门标签