PC中CPU执行MOV指令从存储器读取数据时，数据搜索的顺序是( )。A．L1 Cache、L2 Cache、DRAM和外设B．L2 Cache、L1 Cache、DRAM和外设C．DRAM、外设、L2 Cache和L1 CacheD．外设、DRAM、L1 Cache和L2 Cache
PC中CPU执行MOV指令从存储器读取数据时，数据搜索的顺序是( )。
A．L1 Cache、L2 Cache、DRAM和外设
B．L2 Cache、L1 Cache、DRAM和外设
C．DRAM、外设、L2 Cache和L1 Cache
D．外设、DRAM、L1 Cache和L2 Cache
相关考题：
●下面是关于CPU与主存储器之间的Cache的叙述，其中正确的是 (43) 。(43) A．Cache存放的只是主存储器中某一部分内容的映象B．Cache能由用户直接访问C．位于主板上的L2 Cache要比与CPU封装在一起的L2 Cache速度快D．位于主板上的L2 Cache要比与CPU做在一基片上的L2 Cache速度快
PC机中CPU执行MOV指令从存储器读取数据时，数据搜索的顺序是A．从L1Cache开始，然后依次为L2Cache、DRAM和外设B．从L2Cache开始，然后依次为L1Cache、DRAM和外设C．从外设开始，然后依次为DRAM、L2Cache和L1CacheD．从外设开始，然后依次为DRAM、L1Cache和L2Cache
下面是关于PC机中FCache的叙述，其中错误的是A．Cache技术利用SRAM的高速特性和DRAM的低成本特性，达到既降低成本又提高系统性能的目的B．CPU访问Cache命中时，能在零等待状态下完成数据的读写，不必插入等待周期C．CPU访问Cache未命中时，信息需从DRAM传送到CPU，这时需要插入等待周期D．尽管L2 Cache的工作频率越来越高，但不可能等于CPU的工作频率
对使用Pentium4作为CPU的PC机来说，下面关于Cache的叙述中错误的是A．L1 Cache与CPU制作在同一个芯片上B．L2 Cache的工作频率越来越高，但不可能达到CPU的工作频率C．CPU访问Cache时，若“命中”，则不需插入等待状态D．Cache是CPU和DRAM主存之间的高速缓冲存储器
高速缓冲存储器 Cache是位于CPU和主存DRAM之间规模或容量较小但速度很快的存储器。下面是关于Cache的叙述，其中错误的是( )。A．PC中采用的Cache方案兼顾了SRAM的高速特性和DRAM的低成本特性，即达到了即降低成本又提高系统性能的目的B．CPU访问Cache“命中”时，由于Cache的速度与CPU相当，因此CPU就能在零等待状态下迅速地完成数据的读写，而不必插入等待状态C．CPU访问CaChe“未命中”时，信息需从主存(DRAM)传送到CPU，这时CPU要插入等待状态D．L1 Cache的工作频率和CPU的工作频率相等，L2 Cache的工作频率越来越高，但不可能等于CPU的工作频率
PC机中CPU执行MOV指令从存储器读取数据时，数据搜索的顺序是( )。A．从L1 Cache开始，然后依次为L2 Cache、DRAM和外设B．从L2 Cache开始，然后依次为L1 Cache、DRAM和外设C．从外设开始，然后依次为DRAM、L2 Cache和L1 CacheD．从外设开始，然后依次为DRAM、L1 Cache和L2 Cache
PC机中CPU执行MOV指令从存储器读取数据时，数据搜索的顺序是______。A．从外设开始，然后依次为DRAM、L1Cach和L2CacheB．从外设开始，然后依次为DRAM、L2Cache和L1CacheC．从L2Cache开始，，然后依次为L1Cache、DRAM和外设D．从L1Cache开始，然后依次为L2Cache、DRAM和外设
PC中CPU执行MOV指令从存储器读取数据时，数据搜索的顺序是( )A．L1 cache、12 cache、DRAM和外设B．L2 cache、L1 cache、DRAM和外设C．DRAM、外设、L2cache和L1 cacheD．外设、DRAM、L1 cache和L2 cache
下面是关于CPU与主存储器之间的Cache的叙述，其中正确的是A．Cache中存放的只是主存储器中某一部分内容的映像B．Cache能由用户直接访问C．位于主板上的L2 Cache要比与CPU封装在一起的L2 Cache速度快D．位于主板上的L2 Cache要比与CPU做在同一基片上的L2 Cache速度快
在多级存储系统中，Cache处在CPU和主存之间，解决(55)问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送(57)：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用(58)法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种(59)替换算法。A．主存容量扩充B．主存和CPU速度匹配C．多个请求源访问主存D．BIOS存放
在分析Cache对机器性能的影响时，正确的叙述是( )。A．Cache容量比主存小许多，决定机器访问存储器速度的是主存，Cache只起次要作用B．CPU访问存储器时不受Cache控制器的控制C．Cache存储器中保存着CPU当前频繁访问的指令代码和数据D．奔腾PC机采用两极Cache结构，一级放指令，一级放数据
以下关于cache的阐述中，（）是不对的。A、CPU存取cache中的数据较快B、cache封装到CPU芯片内C、cache是介于CPU和硬盘驱动器之间的存储器D、cache是介于CPU和内存之间的高速存储器
下面是关于CPU访问主存和高速缓存CAChe关系描述，正确的有（）A、没有CAChe的微机，只有主存能与CPU直接进行信息交换B、拥有CAChe的微机，CAChe和主存都能直接与CPU交换信息C、一台装有CAChe的微机，CPU从外存读人数据的顺序是外存→主存→CACheD、CAChe使用的是半导体动态存储器，所以其中的信息不能长期保留
下面是主存储器和CAChe的比较，正确的有（）A、微机主存储器多数采用半导体动态存储器（DRAM），CAChe采用半导体静态存储器（SRAM）。这两种存储器中的信息均不能长期保留B、CPU访问主存储器的速度快于访问CAChe的速度C、在配有CAChe的计算机中，CPU每次访问存储器都首先访问CAChe，若欲访问的数据在CAChe中，则访问结束，否则，再访问主存储器，并把有关数据取人CACheD、CAChe容量一般都小于主存储器
CPU执行每一条指令都要分成若干步：取指令、指令译码、取操作数、执行运算、保存结果等。CPU在取指令阶段的操作是（）A、从硬盘读取一条指令并放入内存储器B、从内存储器（或cache）读取一条指令放入指令寄存器C、从指令寄存器读取一条指令放入指令计数器D、从内存储器读取一条指令放入运算器
关于计算机Cache功能的叙述中，（）是不对的。A、“Cache是介于CPU和硬盘驱动器之间的存储器”B、“CPU存取Cache中的数据速度较快”C、“Cache的容量达到一定数量后，速度的提高就不显著了”D、“Cache缓冲存储器是一种SRAM静态存储器”
多选题下面是主存储器和CAChe的比较，正确的有（）A微机主存储器多数采用半导体动态存储器（DRAM），CAChe采用半导体静态存储器（SRAM）。这两种存储器中的信息均不能长期保留BCPU访问主存储器的速度快于访问CAChe的速度C在配有CAChe的计算机中，CPU每次访问存储器都首先访问CAChe，若欲访问的数据在CAChe中，则访问结束，否则，再访问主存储器，并把有关数据取人CACheDCAChe容量一般都小于主存储器
多选题下面是关于CPU访问主存和高速缓存CAChe关系描述，正确的有（）A没有CAChe的微机，只有主存能与CPU直接进行信息交换B拥有CAChe的微机，CAChe和主存都能直接与CPU交换信息C一台装有CAChe的微机，CPU从外存读人数据的顺序是外存→主存→CACheDCAChe使用的是半导体动态存储器，所以其中的信息不能长期保留
单选题关于计算机Cache功能的叙述中，（）是不对的。A“Cache是介于CPU和硬盘驱动器之间的存储器”B“CPU存取Cache中的数据速度较快”C“Cache的容量达到一定数量后，速度的提高就不显著了”D“Cache缓冲存储器是一种SRAM静态存储器”
单选题CPU执行指令需要从存储器读取数据时，数据搜索的先后顺序是（）ACache、DRAM和硬盘BDRAM、Cache和硬盘C硬盘、DRAM和CacheDDRAM、硬盘和Cache