地址译码器的输入端应接到()上。A、控制总线B、数据总线C、地址总线D、外部总线

地址译码器的输入端应接到()上。

  • A、控制总线
  • B、数据总线
  • C、地址总线
  • D、外部总线

相关考题:

在单译码结构中,地址输入线n=4,经地址译码器译码,可译出( )个状态。A.4B.12C.16D.20

译码器哪个输出信号有效取决于译码器的地址输入信号。()

下列哪些是译码器74138的特点?( )A、有三个输入端B、有四个输入端C、有八个输出端D、有十六个输出端

阅读以下关于输入输出接口设计的说明,回答问题1至问题3,将解答填入对应栏内。【说明】下图为采用查询方式工作的输入接口,地址译码器中A15~A1直接接到或门的输入端。输入设备在向接口传送8位数据的同时,还传送负脉冲STB,该信号的作用是什么?

欲使图中地址译码器的输入信号有效,其中的控制信号AEN和IOR必须分别取值为______,______。

74138译码器通常用于产生片选信号,其译码输入端应与系统的()总线相连。 A.地址B.数据C.控制D.串行

RAM的基本结构包含地址译码器、存储矩阵和读写电路三大部分。一个RAM芯片有11个地址输入端,8个数据输出端,则该RAM芯片的容量是(  )位。A.88B.880C.211×8D.28×11

有一微机系统,采用CPU的低10位地址线A0~A9作为输入输出口的地址线,系统中接口芯片内部有16个端口地址,该接口芯片的片选信号由地址译码器产生,则地址译码器的输入地址线一般应为()。A.A5~A9B.A4~A9C.A2~A9D.A0~A9

由于地址缓冲器、译码器及输入/输出电路存在延时,在地址信号加到存储器上之后,必须等待一段时间,数据才能稳定地传输到数据输出端,这段时间称为()A、自动保存B、数据缓冲C、地址存取时间D、地址存取

地址译码器的作用是根据输入的地址代码确定对应的一组存储单元的位置

有一微机系统,采用CPU的低10位地址线A0~A9作为输入输出口的地址线,系统中接口芯片内部有16个端口地址,该接口芯片的片选信号由地址译码器产生,则地址译码器的输入地址线一般应为()。A、A5~A9B、A4~A9C、A2~A9D、A0~A9

存储器与CPU进行连接时,如果使用了译码器,则译码器的输出应接到存储器的:()A、数据线B、地址线C、写选通D、片选

74138译码器通常用于产生片选信号,其译码输入端应与系统的()总线相连。A、地址B、数据C、控制D、串行

下列关于ROM的特点,描述正确的是()。A、地址译码器是完全译码器,它提供了输入的全部最小项B、地址和字是一一对应的C、信息表是原封不动地装入存储阵列中D、主要由地址译码器和存储单元体组成

地址译码器的输入端应接到()上。A、控制总线B、数据总线C、地址总线D、外部总线

地址译码器的输入端应接到()。A、控制总线B、数据总线C、地址总线D、外部总线

ROM电路由地址译码器和存储体构成,若译码器有十个地址输入线,则最多可有()个字。A、10B、102C、210D、104

当单片机所有多余的地址线都接到译码器的信号输入端时,这种译码方式称为()。A、线译码B、部分译码C、全译码D、混合译码

若RAM的地址码有8位,行、列地址译码器的输入端都为4个,则它们的输出线(即字线加位线)共有()条。A、8B、16C、32D、256

N个输入端的二进制译码器,共有()个输出端。对于每一组输入代码,有()个输出端是有效电平。

若RAM的地址码有8位,行、列地址译码器的输入端都为4个,则它们的输出线(即字线+位线)共有()条。A、8B、16C、32D、256

RAM的基本结构包含地址译码器、存储矩阵和读写电路三大部分。一个RAM芯片有11个地址输入端,8个数据输出端,则该RAM芯片的容量是()位。A、88B、880C、211×8D、28×11

集成译码器无法工作,首先应检查()的状态。A、输入端B、输出端C、清零端D、使能端

集成译码器的()状态不对时,译码器无法工作。A、输入端B、输出端C、清零端D、使能端

多选题下列关于ROM的特点,描述正确的是()。A地址译码器是完全译码器,它提供了输入的全部最小项B地址和字是一一对应的C信息表是原封不动地装入存储阵列中D主要由地址译码器和存储单元体组成

单选题3线-8线译码器,有()个地址输入端、()个输出端。A3、8B8、3C6、8D3、11

单选题地址译码器的输入端应接到()上。A控制总线B数据总线C地址总线D外部总线

单选题74138译码器通常用于产生片选信号,其译码输入端应与系统的()总线相连。A地址B数据C控制D串行