存储器与CPU进行连接时,如果使用了译码器,则译码器的输出应接到存储器的:()A、数据线B、地址线C、写选通D、片选

存储器与CPU进行连接时,如果使用了译码器,则译码器的输出应接到存储器的:()

  • A、数据线
  • B、地址线
  • C、写选通
  • D、片选

相关考题:

微机的主机主要是由()。 A、微处理器和寄存器B、微处理器和内存储器C、内存储器和指令译码器D、位处理器和指令译码器

译码器哪个输出信号有效取决于译码器的地址输入信号。()

下列有关译码器的说法哪些是不正确的?() A、译码器不一定是一个最小项发生器B、3-8译码器是一个最小项发生器C、译码器可以作为数据分配器使用D、在负逻辑约定中,译码器输出端低有效表示输出0有效

七段显示译码器,当译码器七个输出端状态为abcdefg=0011111时(高电平有效),译码器输入状态(8421BCD码)应为( )。 A.0011;B.0110;C.0101;D.0100

TTL集成电路74LS138是3/8线译码器,译码器为输出低电平有效,若输入为A2A1A0=101时,输出:为()。 A、00100000B、11011111C、11110111D、00000100

对8421BCD码进行译码应选用()A、3线——8线译码器B、4线——10线译码器C、2线——4线译码器D、4线——16线译码器

CPU中不包括( )。A. 直接存储器 (DMA)控制器 B. 逻辑运算单元C. 程序计数器 D. 指令译码器

CPU中不包括( )。A.直接存储器(DMA)控制器 B.算逻誊算单元 C.程序计数器 D.指令译码器

以下选项中不属于CPU的组成部分的是( )。A.地址译码器B.指令寄存器C.指令译码器D.地址寄存器

存储器与CPU进行连接时,能够有信号输出的是:()A、数据线B、地址线C、写选通D、读选通

CPU包括运算器,控制器和()三个主要部分。A、缓冲器B、译码器C、寄存器D、存储器

CPU中不包括()。A、操作码译码器B、指令寄存器C、地址译码器D、通用寄存器

共阴LED数码管应与输出()电平有效的译码器匹配,而共阳LED数码管应与输出()电平有效的译码器匹配。

ROM的每个与项(地址译码器的输出)都一定是最小项。

二进制译码器和二-十进制译码器,对应于一个输入代码,只有唯一一个输出端输出有效电平。

译码器的逻辑功能是将某一时刻的()输入信号译成唯一的输出信号,因此通常称为()译码器。

常见的译码器有哪几种。()A、变量译码器B、优先译码器C、码制变换译码器D、显示译码器

线性译码器的输出有什么特点?

CPU组成中不包括()。A、地址译码器B、指令译码器C、地址寄存器D、指令寄存器

3—8译码器74LS138在全译码寻址方式中,译码器的输出端通常与单片机接口芯片的()端连接。

简述RAM存储器与CPU连接时应注意的问题。

FIFO可由()构成。A、顺序存取存储器B、ROMC、PROMD、译码器

只读存储器ROM的电路结构不包含以下哪个部分()。A、存储矩阵B、地址译码器C、输出缓冲器D、光驱

集成译码器的()状态不对时,译码器无法工作。A、输入端B、输出端C、清零端D、使能端

二进制译码器的功能是将输入的二进制代码译成相应的输出信号,常见的二进制译码器有()。A、8-3译码器B、2-4译码器C、4-16译码器D、3-8译码器

单选题CPU组成中不包括()。A地址译码器B指令译码器C地址寄存器D指令寄存器

单选题CPU中不包括()。A操作码译码器B指令寄存器C地址译码器D通用寄存器