若RAM的地址码有8位，行、列地址译码器的输入端都为4个，则它们的输出线（即字线加位线）共有（）条。A、8B、16C、32D、256

若RAM的地址码有8位，行、列地址译码器的输入端都为4个，则它们的输出线（即字线加位线）共有（）条。

  • A、8
  • B、16
  • C、32
  • D、256

相关考题：

Internet主机的IP地址由位的二进制数组成()。 A、8B、16C、32D、35
查看答案
在TD-SCDMA系统中，扩频因子最大为()A、8B、16C、32D、256
查看答案
RAM的基本结构包含地址译码器、存储矩阵和读写电路三大部分。一个RAM芯片有11个地址输入端，8个数据输出端，则该RAM芯片的容量是（　　）位。A．88B．880C．211×8D．28×11
查看答案
如果某计算机有8条地址线，那么这台计算机的寻址空间是（）。A、8B、16C、128D、256
查看答案
在photoshop中的通道数共有（）A、8B、16C、32D、64
查看答案
设某系统的CPU有地址线16条，连接了4K ROM和1K RAM。已知ROM用8708芯片（1024×8），RAM用2114芯片（1024×4）。若用高位地址线全译码输出作为各芯片的选片信号，最高地址的4条输出线接ROM，最低地址的输出线接RAM，则各片的地址范围是多少？
查看答案
译码器的输入地址线为4根，那么输出线为（）根A、8B、12C、16D、20
查看答案
8位D/A转换器的分辨率LSB是满量程电压（）A、1/8B、1/16C、1/32D、1/256
查看答案
已知有16K×1的DRAM芯片，其引脚功能如下：地址输入A6～A0，行地址选择RAS，列地址选择CAS，数据输入端DIN，数据输出端DOUT，控制端WE。请用给定芯片构成256KB的存储器，采用奇偶校验。试问：若芯片内部采用128×128矩阵排列，求异步刷新时该存储器的刷新间隔。
查看答案
“方向”以罗经点计算一周，共有（）个罗经点。A、8B、16C、32D、36
查看答案
目前版本的OMC，每个eNB可以配置最多（）条X2口数据。A、8B、16C、32D、256
查看答案
PPXL模块支持（）条CCSS7信令A、8B、16C、32D、64
查看答案
7750SR支持（）个备用IP地址。A、8B、16C、32D、64
查看答案
IP地址一共有（）位。A、8B、16C、32D、64
查看答案
一个IP地址由（）位二进制组成。A、  8B、  16C、  32D、  64
查看答案
欲将容量为256*1的RAM扩展为1024*8，则需要控制各片选端的辅助译码器的输入端数为（）A、4B、2C、3D、8
查看答案
整个系统中有256个不同的基本SYNC_UL，分成（）组。A、8B、16C、32D、64
查看答案
IPv4报头中的地址域为（）Bit。A、8B、16C、32D、64
查看答案
一个小区最多可以有（）条GPRS物理信道.A、8B、16C、32D、由可用的TCH数限制
查看答案
一条RPBUS最多可以复接（）个RP。A、8B、16C、32D、64
查看答案
在Internet中的IP地址由（）位二进制数组成。A、8B、16C、32D、64
查看答案
LNRELW有（）个。A、8B、16C、32D、64
查看答案
若RAM的地址码有8位，行、列地址译码器的输入端都为4个，则它们的输出线（即字线+位线）共有（）条。A、8B、16C、32D、256
查看答案
在VLANQoS技术中，标记VLAN报文的优先级一共有（）级。A、8B、16C、32D、64
查看答案
RAM的基本结构包含地址译码器、存储矩阵和读写电路三大部分。一个RAM芯片有11个地址输入端，8个数据输出端，则该RAM芯片的容量是（）位。A、88B、880C、211×8D、28×11
查看答案
IP地址的长度为多少位？（）A、8B、16C、32D、48
查看答案
问答题2114RAM（1024×4位）的存储器为64×64矩阵，它的地址输入线，行地址输入线，列地址输入线，输入/输出线各是多少条？每条列选择输出线同时接几位？
查看答案
热门标签