译码器哪个输出信号有效取决于译码器的地址输入信号。()
()是任何I/O接口中必不可少的逻辑器件A、数据缓冲器、控制寄存器、状态寄存器B、数据缓冲器、端口地址译码器、读/写控制逻辑C、数据缓冲器、端口地址译码器、中断控制逻辑D、控制寄存器、端口地址译码器、中断控制逻辑
PROM、PLA、和PAL三种可编程器件中,()是能编程的 A.PROM的或门阵列B.PAL的与门阵列C.PLA的与门阵列和或门阵列D.PROM的与门阵列
CPU组成中不包括______。A．指令寄存器B．指令译码器C．地址寄存器D．地址译码器
以下选项中不属于CPU的组成部分的是（ ）。A.地址译码器B.指令寄存器C.指令译码器D.地址寄存器
微处理器内部的控制器是由（）组成。A、寄存器阵列B、指令寄存器、指令译码器及定时控制电路C、ALU与内存D、ALU与寄存器
存储器与CPU进行连接时，如果使用了译码器，则译码器的输出应接到存储器的：（）A、数据线B、地址线C、写选通D、片选
74L373是（）A、程序存储器；B、地址锁存器；C、地址译码器；D、数据存储器。
CPU中不包括（）。A、操作码译码器B、指令寄存器C、地址译码器D、通用寄存器
下列关于ROM的特点，描述正确的是（）。A、地址译码器是完全译码器，它提供了输入的全部最小项B、地址和字是一一对应的C、信息表是原封不动地装入存储阵列中D、主要由地址译码器和存储单元体组成
内存地址译码器分为（）译码器。A、X方向B、Y方向C、Z方向D、W方向
地址译码器的输入端应接到（）。A、控制总线B、数据总线C、地址总线D、外部总线
PROM、PLA、和PAL三种可编程器件中，（）是不能编程的。A、PROM的或门阵列B、PAL的与门阵列C、PLA的与门阵列和或门阵列D、PROM的与门阵列
PROM的与陈列（地址译码器）是（）。A、全译码可编程阵列B、全译码不可编程阵列C、非全译码可编程阵列D、非全译码不可编程阵列
ROM电路由地址译码器和存储体构成，若译码器有十个地址输入线，则最多可有（）个字。A、10B、102C、210D、104
PROM、PLA、PAL三种可编程器件中，（）是可编程的。A、PROM的或门阵列B、PAL的与门阵列C、PAL的与门阵列或门阵列D、PROM的与门阵列
ROM的每个与项（地址译码器的输出）都一定是最小项。
PROM和PAL的结构是（）A、PROM的与阵列固定，不可编程B、PROM与阵列、或阵列均不可编程C、PAL与阵列、或阵列均可编程D、PAL的与阵列可编程
PLA是将ROM中的地址译码器改为（）发生器的一种可编程逻辑器件，其与或阵列均可编程。
CPU组成中不包括（）。A、地址译码器B、指令译码器C、地址寄存器D、指令寄存器
多选题下列关于ROM的特点，描述正确的是（）。A地址译码器是完全译码器，它提供了输入的全部最小项B地址和字是一一对应的C信息表是原封不动地装入存储阵列中D主要由地址译码器和存储单元体组成
多选题内存地址译码器分为（）译码器。AX方向BY方向CZ方向DW方向
单选题CPU组成中不包括（）。A地址译码器B指令译码器C地址寄存器D指令寄存器
多选题PROM和PAL的结构是（）。APROM的与阵列固定，不可编程BPROM与阵列、或阵列均不可编程CPAL与阵列、或阵列均可编程DPAL的与阵列可编程