主存储器不包含的部件是() A、地址译码器B、读写电路C、地址寄存器D、标志寄存器
译码器哪个输出信号有效取决于译码器的地址输入信号。()
()是任何I/O接口中必不可少的逻辑器件A、数据缓冲器、控制寄存器、状态寄存器B、数据缓冲器、端口地址译码器、读/写控制逻辑C、数据缓冲器、端口地址译码器、中断控制逻辑D、控制寄存器、端口地址译码器、中断控制逻辑
指令译码器是对指令的地址码进行译码的。() 此题为判断题(对，错)。
CPU组成中不包括______。A．指令寄存器B．指令译码器C．地址寄存器D．地址译码器
有一微机系统，采用CPU的低10位地址线A0～A9作为输入输出口的地址线，系统中接口芯片内部有16个端口地址，该接口芯片的片选信号由地址译码器产生，则地址译码器的输入地址线一般应为（）。A.A5～A9B.A4～A9C.A2～A9D.A0～A9
以下选项中不属于CPU的组成部分的是（ ）。A.地址译码器B.指令寄存器C.指令译码器D.地址寄存器
地址译码器的作用是根据输入的地址代码确定对应的一组存储单元的位置
74L373是（）A、程序存储器；B、地址锁存器；C、地址译码器；D、数据存储器。
CPU中不包括（）。A、操作码译码器B、指令寄存器C、地址译码器D、通用寄存器
下列关于ROM的特点，描述正确的是（）。A、地址译码器是完全译码器，它提供了输入的全部最小项B、地址和字是一一对应的C、信息表是原封不动地装入存储阵列中D、主要由地址译码器和存储单元体组成
内存地址译码器分为（）译码器。A、X方向B、Y方向C、Z方向D、W方向
在采用地址流水线方式时，地址锁存在什么时间进行？地址译码器位于地址锁存器之前有什么好处？这样做有什么要求？
地址译码器的输入端应接到（）上。A、控制总线B、数据总线C、地址总线D、外部总线
地址译码器的输入端应接到（）。A、控制总线B、数据总线C、地址总线D、外部总线
ROM电路由地址译码器和存储体构成，若译码器有十个地址输入线，则最多可有（）个字。A、10B、102C、210D、104
ROM由地址译码器，（），（）三部分功能电路组成。
CPU组成中不包括（）。A、地址译码器B、指令译码器C、地址寄存器D、指令寄存器
多选题下列关于ROM的特点，描述正确的是（）。A地址译码器是完全译码器，它提供了输入的全部最小项B地址和字是一一对应的C信息表是原封不动地装入存储阵列中D主要由地址译码器和存储单元体组成
多选题内存地址译码器分为（）译码器。AX方向BY方向CZ方向DW方向
判断题指令译码器是对指令的地址码进行译码的。A对B错
单选题CPU组成中不包括（）。A地址译码器B指令译码器C地址寄存器D指令寄存器
单选题地址译码器的输入端应接到（）上。A控制总线B数据总线C地址总线D外部总线
单选题CPU中不包括（）。A操作码译码器B指令寄存器C地址译码器D通用寄存器
单选题主存储器不包含的部件是（）A地址译码器B读写电路C地址寄存器D标志寄存器