由与非门组成的基本RS触发器当输入R=0,S=0时,同向输出端Q=____,反向输出端Q=__,当____时,输出不定状态。
试分别画出图4-30(a)电路输出端Y、Z和图4-30(b)电路输出端Q2的波形.输入信号A和CP的电压波形如图4-30(c)所示,各触发器的初始状态为0.
画出图题5-9所示的正边沿触发JK触发器输出Q端的波形，输入端J、K与CLK的波形如图所示。(设Q初始状态为0)
试画出图题5-14所示各触发器输出Q端的波形，CLK、 A和B的波形如图所示。(设Q初始状态为0)
试画出图题5-15所示各触发器输出Q端的波形，CLK 的波形如图所示。(设Q初始状态为0)
画出图题5-4所示的电平触发D触发器输出Q端的波形，输入端D与CLK的波形如图所示。(设0初始状太为0)
试画出图题5-20所示电路中触发器输出Q1、Q2端的波形，CLK的波形如图所示。(设Q初始状态为0)
画出图题5-11所示的脉冲JK触发器输出Q端的波形，输入端J K与CLK的波形如图所示。(设Q初始状态为0)
画出图题5-10所示的JK触发器输出端Q端的波形，CLK的波形如图所示。(设Q初始状态为0)
试画出图题5-19所示电路中触发器输出Q1、Q2端的波形，输入端CLK的波形如图所示。(设Q初始状态为0)
画出图题5-6所示的边沿D触发器输出Q端的波形，CLK的波形如图所示。(设Q初始状态为0)
试画出图题5-16所示触发器输出Q端的波形，CLK 的波形如图所示。(设Q初始状态为0)
画出图题5-8所示的JK触发器输出Q端的波形，输入端JK与CLK的波形如图示。(设Q初始状态为0)
画出图题5-5所示的边沿触发D触发器输出端Q端的波形，输入端D与CLK的波形如图所示。(设Q初始状态为0)
试用上升沿D触发器构成异步3位二进制加法计数器,要求画出逻辑电路图,以及计数器输入时钟CLK与D触发器输出端Q2~Q0的波形图。
JK触发器及其输入信号波形如图所示，那么，在t=t0和t=t1时刻，输出Q分别为:
JK触发器及其输入信号波形如图所示，该触发器的初值为0，则它的输出Q为：
D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲cp的作用下，输出Q为：A.1B.cpC.脉冲信号，频率为时钟脉冲频率的1/2D.0
JK触发器及其输入信号波形图如图所示，该触发器的初值为0,则它的输出Q为：
由两个主从型JK触发器组成的电路如图（a）所示，设Q1、Q2的初始态是00，已知输入信号A和脉冲信号CP的波形，如图（b）所示，当第一个CP脉冲作用后，输出将为（ ）。A．00B．01C．10D．11
逻辑电路图及相应的输入CP、A、B的波形分别如图所示，初始状态Q1＝Q2＝0，当RD＝1时，D、Q1、Q2端输出的波形分别是（ ）。
D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲CP的作用下，输出Q为:A. 1B. CPC.脉冲信号，频率为时钟脉冲频率的1/2D.0
时序逻辑电路的波形图是（）。A、各个触发器的输出随时钟脉冲变化的波形B、各个触发器的输入随时钟脉冲变化的波形C、各个门电路的输出随时钟脉冲变化的波形D、各个门的输入随时钟脉冲变化的波形
对二阶系统输入周期信号x（t）=acos（wt+q），则对应的输出信号的频率（），输出信号的幅值（），输出信号的相位（）。
若D触发器的输入D=1，则当CP到来后其输出Q=1。
判断题若D触发器的输入D=1，则当CP到来后其输出Q=1。A对B错
单选题如果把D触发器的输出Q反馈连接到输入D，则输出Q的脉冲波形的频率为CP脉冲频率f的（）。A二倍频B不变C四分频D二分频