一个四体并行的低位交叉编址存储器,每个存储体的存取周期为200ns,总线传输周期为50ns,则连续读取10个存储字需时()。A.2000nsB.600nsC.650nsD.300ns

一个四体并行的低位交叉编址存储器,每个存储体的存取周期为200ns,总线传输周期为50ns,则连续读取10个存储字需时()。

A.2000ns
B.600ns
C.650ns
D.300ns

参考解析

解析:四体并行的低位交叉存储器连续读取10个存储字时,读第一个存储字需要一个完整的存取周期,即200ns,接下来每个存储字的读取只需一个总线传输周期50ns,故共需时200+50×(10-1)=650ns。

相关考题:

采用八体并行低位交叉存储器,设每个体的存储容量为32K×16位,存取周期为400 ns,在下述说法中正确的是________。A.在400 ns内,存储器可向CPU提供27位二进制信息B.在100 ns内,每个体可向CPU提供27位二进制信息C.在400 ns内,存储器可向CPU提供28位二进制信息

下面关于存取周期的叙述中,正确的是A.存取周期指存储器连续两次操作之间的最小时间间隔B.存取周期大于存取时间C.存取周期与存储器带宽密切相关D.存取周期指启动一次存储器操作到完成该操作的时间E.存取周期随指令的不同而不同

主存DRAM芯片保持所存数据不丢失的方法是(176)。当需要扩大空量时,可采用字扩展法,它是(177)。为提高内存数据读取速度采用了不少方法,但(178)不属于这个目的。假设内存存取周期T=200ns,字长64位,数据总线宽度64位,总线传周期为50ns。现用4个模块组成内存,并在连续4个地址中读出数据。如用顺序方式组织模块,则数据带宽为(179)。如用交叉存储方式组织内存,则数据带宽可达约(180)。A.定时逐个地址刷新B.对读出数据单元的立即刷新C.定时成组刷新D.确保内存电源稳定供电

下列关于内存储器(也称为主存)的叙述中,正确的是_______。 A、内存储器和外存储器是统一编址的,字是存储器的基本编址单位B、内存储器与外存储器相比,存取速度慢、价格便宜C、内存储器与外存储器相比,存取速度快、单位存储容量的价格贵D、RAM和ROM在断电后信息将全部丢失

假设某计算机有1MB的内存,并按字节编址,为了能存取其中的内容,其地址寄存器至少需要(9)位。为使4字节组成的字能从存储器中一次读出,要求存放在存储器中的字边界对齐,一个字的地址码应(10)。若存储周期为200ns,且每个周期访问 4B,则该存储器的带宽为(11)bit/s。假如程序员可用的存储空间为4MB,则程序员所用的地址为(12),而真正访问内存的地址为(13)。A.10B.16C.20D.32

如存储器的工作频率为333MHz,数据线宽度为32位,每个周期传输1次数据,则存储器的带宽=___【23】____MB/s。若存储器总线采用串行总线,以10位为一个数据帧(包含一个字节的存储数据),则总线带宽=总线频率/___【24】____。

假设某计算机具有1 MB的内存(目前使用的计算机往往具有128 MB以上的内存),并按字节编址,为了能存取该内存各地址的内容,其地址寄存器至少需要二进制(42)位。为了使4字节组成的字能从存储器中一次读出,要求存放在存储器中的字边界对齐,1字节的地址码应(43)。若存储器周期为200ns,且每个周期可访问4字节,则该存储器带宽为(44)b/s。假如程序员可用的存储空间为4MB,则程序员所用的地址为(45),而真正访问内存的地址称为(46)。A.10B.16C.20D.32

存储器的带宽是指每秒可传输(读出/写入)的最大数据总量。存储器带宽与存储器总线的工作___【19】____有关,也与数据线的___【20】____和每个总线周期的传输次数有关。

设某存储器总线的工作频率为100MHz,数据宽度为16位,每个总线周期传输2次,其带宽为___【19】___MB/S,1分钟可传输___【20】___MB数据。

假设某计算机具有1MB的内存(目前使用的计算机往往具有64MB以上的内存),并按字节编址,为了能存取该内存各地址的内容,其地址寄存器至少需要二进制(86)位。为使4字节组成的字能从存储器中一次读出,要求存放在存储器中的字边界对齐,一个字的地址码应(87)。若存储周期为200ns,且每个周期可访问4字节,则该存储器带宽为(88)b/s。假如程序员可用的存储空间为4MB,则程序员所用的地址为(89),而真正访问内存的地址称为(90)。A.10B.16C.20D.32

存储器是计算机系统的记忆设备,它主要用于存放(1),而存储单元是指一(2)。存储器系统由分布在计算机各个不同部件的多种存储设备组成:位于CPU内部的寄存器,以及用于CPU的控制存储器。内部存储器是可以被处理器直接存取的存储器,又称为主存储器。它主要由(3)半导体存储器构成。存储器系统的性能主要由存取时间、存储器带宽、存储器周期和数据传输率等来衡量,其中存储周期指的是(4)。若一存储器的存储器周期是500ns,而每个周期可访问4字节。则该存储器的带宽是(5)。A.程序B.微程序C.数据D.三者均正确

80386有4个总线周期定义信号但主要的总线周期定义了前三个。在I/O写周期,总线周期定义信号状态为( ),在存储器数据读取周期总线信号定义为( ),在存储器指令码读取周期总线信号定义为( )。A.B.C.D.

存储器的带宽决定了以存储器为中心的机器获得信息的速度,为了提高存储器带宽,可以采用A.缩短存取周期B.增加存储字长C.增加存储体D.提高CPU主频E.增加CPU内总线位数

已知单个存储体的存储周期为110ns,总线传输周期为10ns,则当采用低位交叉编址的多模块存储器时,存储体数应()。A.小于11B.等于11C.大于11D.大于等于11

设存储器容量为32字,字长64位,模块数m=4,存储周期T=200ns,数据总线宽度为64位,总线传送周期τ=50ns。用交叉方式进行组织,交叉存储器的带宽是()。

设存储器容量为32位,字长64位,模块数m=8,分别用顺序方式和交叉方式进行组织。若存储周期T = 200ns,数据总线宽度为64位,总线传送周期为50ns,则顺序存储器和交叉存储器带宽各是多少?

假设某计算机具有1MB的内存,并按字节编址,为了能存取该内存各地址的内容,其地址寄存器至少需要二进制(1)位。为使4字节组成的字能从存储器中一次读出,要求存放在存储器中的字边界对齐,一个字的地址码应(2)。若存储周期为200ns,且每个周期可访问4个字节,则该存储器带宽为(3)bps。假如程序员可用的存储空间为4MB,则程序员所用的地址为(4),而真正访问内存的地址为(5)。空白(1)处应选择()A、10B、16C、20D、32

一个4体低位交叉的存储器,假设存储周期为T,CPU每隔1/4存取周期启动一个存储体,试问依次访问64个字需多少个存取周期?

并行存储器有哪几种编址方式? 简述低位交叉编址存储器的工作原理。

下面关于内存储器(也称为主存)的叙述中,正确的是()。A、内存储器和外存储器是统一编址的,字是存储器的基本编址单位B、内存储器与外存储器相比,存取速度慢、价格便宜C、内存储器与外存储器相比,存取速度快、价格贵D、RAM和ROM在断电后信息将全部丢失

如果存储器周期是400ns,而每个周期可访问4字节,则存储器带宽为()。

假设某计算机具有1MB的内存,并按字节编址,为了能存取该内存各地址的内容,其地址寄存器至少需要二进制(1)位。为使4字节组成的字能从存储器中一次读出,要求存放在存储器中的字边界对齐,一个字的地址码应(2)。若存储周期为200ns,且每个周期可访问4个字节,则该存储器带宽为(3)bps。假如程序员可用的存储空间为4MB,则程序员所用的地址为(4),而真正访问内存的地址为(5)。空白(4)处应选择()A、有效地址B、程序地址C、逻辑地址D、物理地址

问答题并行存储器有哪几种编址方式? 简述低位交叉编址存储器的工作原理。

单选题某存储器按字节编址,要求数据传输率达到8×106字节/秒,则应选用存储周期为()的存储芯片。A800nsB250nsC200nsD120ns

问答题一个4体低位交叉的存储器,假设存储周期为T,CPU每隔1/4存取周期启动一个存储体,试问依次访问64个字需多少个存取周期?

单选题假设某计算机具有1MB的内存,并按字节编址,为了能存取该内存各地址的内容,其地址寄存器至少需要二进制(1)位。为使4字节组成的字能从存储器中一次读出,要求存放在存储器中的字边界对齐,一个字的地址码应(2)。若存储周期为200ns,且每个周期可访问4个字节,则该存储器带宽为(3)bps。假如程序员可用的存储空间为4MB,则程序员所用的地址为(4),而真正访问内存的地址为(5)。空白(2)处应选择()A最低两位为00B最低两位为10C最高两位为00D最高两位为10

填空题如果存储器周期是400ns,而每个周期可访问4字节,则存储器带宽为()。