已知单个存储体的存储周期为110ns，总线传输周期为10ns，则当采用低位交叉编址的多模块存储器时，存储体数应()。A.小于11B.等于11C.大于11D.大于等于11

已知单个存储体的存储周期为110ns，总线传输周期为10ns，则当采用低位交叉编址的多模块存储器时，存储体数应()。

A.小于11
B.等于11
C.大于11
D.大于等于11

参考解析

解析：为了保证第二次启动某个体时，它的上次存取操作已完成，存储体的数量应大于等于11(110ns/10ns=11)。

相关考题：

下列有关存储器的描述中,正确的是()。 A、多体交叉存储器主要解决扩充容量问题B、访问存储器的请求是由CPU发出的C、cache与主存统一编址，即主存空间的某一部分属于cacheD、cache的功能全由硬件实现
查看答案
设存储模块共m块,采用低位交叉编址,则m＋2地址在第m＋2块。() 此题为判断题(对，错)。
查看答案
设存储器的地址线有16条，基本存储单元为字节，若采用2K×4位芯片，按全译码方法组成按字节编址的存储器，当该存储器被扩充成最大容量时，需要此种存储2S芯片的数量是【 】片。
查看答案
对存储器按字节进行编址，若某存储器芯片共有10根地址线，则该存储器芯片的存储容量为A．1KBB．2KBC．4KBD．8KB
查看答案
对存储器按字节进行编址，若某存储器芯片共有10根地址线的引脚，则该存储器芯片的存储容量为 ( )A．512 BB．1 KBC．2 KBD．4 KB
查看答案
如存储器的工作频率为333MHz，数据线宽度为32位，每个周期传输1次数据，则存储器的带宽=___【23】____MB/s。若存储器总线采用串行总线，以10位为一个数据帧（包含一个字节的存储数据），则总线带宽=总线频率/___【24】____。
查看答案
存储器的带宽决定了以存储器为中心的机器获得信息的速度，为了提高存储器带宽，可以采用A.缩短存取周期B.增加存储字长C.增加存储体D.提高CPU主频E.增加CPU内总线位数
查看答案
某计算机字长为32位，存储器存取周期为100ns，则存储器的带宽为(10)；若CPU执行一段程序，访问存储器1600次，访问cache400次(cache的存储周期为50s)，则平均访问存储器的时间为(11)。(63)A．32×106bit/sB．32×107bit/sC．107bit/sD．3200bit/s
查看答案
若某存储器存储周期为250ns，每次读出16位，则该存储器的数据传输率是()。
查看答案
一个四体并行的低位交叉编址存储器，每个存储体的存取周期为200ns，总线传输周期为50ns，则连续读取10个存储字需时()。A.2000nsB.600nsC.650nsD.300ns
查看答案
设存储器容量为32字，字长64位，模块数m=4，存储周期T=200ns，数据总线宽度为64位，总线传送周期τ=50ns。用交叉方式进行组织，交叉存储器的带宽是()。
查看答案
设存储器容量为32位，字长64位，模块数m=8，分别用顺序方式和交叉方式进行组织。若存储周期T = 200ns，数据总线宽度为64位，总线传送周期为50ns，则顺序存储器和交叉存储器带宽各是多少？
查看答案
已知cache存储周期为20ns，主存存储周期为220ns，cache/主存系统平均访问时间为60ns，则cache命中率是（）。
查看答案
8086外接程序存储器和数据存储器，采用哪种编址方法
查看答案
在多总线结构的计算机系统中，采用（）方法，对提高系统的吞吐率最有效。A、多端口存储器B、提高主存的工作速度C、交叉编址存储器D、高速缓冲存储器
查看答案
一个4体低位交叉的存储器，假设存储周期为T，CPU每隔1/4存取周期启动一个存储体，试问依次访问64个字需多少个存取周期？
查看答案
并行存储器有哪几种编址方式？ 简述低位交叉编址存储器的工作原理。
查看答案
双端口存储器和多模块交叉存储器属于（）结构。前者采用（）技术，后者采用（）技术。
查看答案
双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（）并行技术，后者采用（）并行技术。
查看答案
采用多体交叉存储器可提高存储器的带宽。
查看答案
多体交叉存储器
查看答案
判断题采用多体交叉存储器可提高存储器的带宽。A对B错
查看答案
单选题在多总线结构的计算机系统中，采用（）方法，对提高系统的吞吐率最有效。A多端口存储器B提高主存的工作速度C交叉编址存储器D高速缓冲存储器
查看答案
问答题并行存储器有哪几种编址方式？ 简述低位交叉编址存储器的工作原理。
查看答案
单选题某存储器按字节编址，要求数据传输率达到8×106字节／秒，则应选用存储周期为（）的存储芯片。A800nsB250nsC200nsD120ns
查看答案
问答题一个4体低位交叉的存储器，假设存储周期为T，CPU每隔1/4存取周期启动一个存储体，试问依次访问64个字需多少个存取周期？
查看答案
问答题假定某计算机的CPU主频为80MHz，CPI为4，并且平均每条指令访存1.5次，主存与Cache之间交换的块大小为16B，Cache的命中率为99%，存储器总线宽度为32位。请回答下列问题。　　（1）该计算机的MIPS数是多少？平均每秒Cache缺失的次数是多少？在不考虑DMA传送的情况下，主存带宽至少达到多少才能满足CPU的访存要求？　　（2）假定在Cache缺失的情况下访问主存时，存在0.0005%的缺页率，则CPU平均每秒产生多少次缺页异常？若页面大小为4KB，每次缺页都需要访问磁盘，访问磁盘时DMA传送采用周期挪用方式，磁盘I/O接口的数据缓冲寄存器为32位，则磁盘I/O接口平均每秒发出的DMA请求次数至少是多少？　　（3）CPU和DMA控制器同时要求使用存储器总线时，哪个优先级更高？为什么？　　（4）为了提高性能，主存采用4体交叉存储模式，工作时每1/4个存储周期启动一个体。若每个体的存储周期为50ns，则该主存能提供的最大带宽是多少？
查看答案
热门标签