设存储器容量为32字,字长64位,模块数m=4,存储周期T=200ns,数据总线宽度为64位,总线传送周期τ=50ns。用交叉方式进行组织,交叉存储器的带宽是()。

设存储器容量为32字,字长64位,模块数m=4,存储周期T=200ns,数据总线宽度为64位,总线传送周期τ=50ns。用交叉方式进行组织,交叉存储器的带宽是()。


参考解析

解析:

相关考题:

请教:2010年下半年软考软件设计师-上午试题(标准参考答案版)第1大题第3小题如何解答?【题目描述】● 若内存容量为4GB,字长为32,则(3) 。(3)A.地址总线和数据总线的宽度都为 32B.地址总线的宽度为30,数据总线的宽度为 32C.地址总线的宽度为30,数据总线的宽度为 8D.地址总线的宽度为32,数据总线的宽度为 8

若内存容量为4GB,字长为32,则(3)。A.地址总线和数据总线的宽度都为32B.地址总线的宽度为30,数据总线的宽度为32C.地址总线的宽度为30,数据总线的宽度为8D.地址总线的宽度为32,数据总线的宽度为8

主存DRAM芯片保持所存数据不丢失的方法是(176)。当需要扩大空量时,可采用字扩展法,它是(177)。为提高内存数据读取速度采用了不少方法,但(178)不属于这个目的。假设内存存取周期T=200ns,字长64位,数据总线宽度64位,总线传周期为50ns。现用4个模块组成内存,并在连续4个地址中读出数据。如用顺序方式组织模块,则数据带宽为(179)。如用交叉存储方式组织内存,则数据带宽可达约(180)。A.定时逐个地址刷新B.对读出数据单元的立即刷新C.定时成组刷新D.确保内存电源稳定供电

若内存容量为4GB,字长为32,则______。A.地址总线和数据总线的宽度都为32B.地址总线的宽度为30,数据总线的宽度为32C.地址总线的宽度为30,数据总线的宽度为8D.地址总线的宽度为32,数据总线的宽度为8A.B.C.D.

指令寄存器的位数取决于(2)。A.存储器的容量B.指令字长C.数据总线的宽度SXB 指令寄存器的位数取决于(2)。A.存储器的容量B.指令字长C.数据总线的宽度D.地址总线的宽度

某系统总线的一个总线周期包含4个时钟周期,每个总线周期中可以传送64位数据。若总线的时钟频率为44MHZ,则总线带宽为(43)。A.132MB/sB.88MB/sC.44MB/sD.396MB/s

如存储器的工作频率为333MHz,数据线宽度为32位,每个周期传输1次数据,则存储器的带宽=___【23】____MB/s。若存储器总线采用串行总线,以10位为一个数据帧(包含一个字节的存储数据),则总线带宽=总线频率/___【24】____。

假设某系统总线的一个总线周期包含4个时钟周期,每个总线周期中可以传送64位数据。若总线的时钟频率为133MHz,则总线带宽约为(20)。A.64MBpsB.133MBpsC.256MBpsD.266MBps

设某存储器总线的工作频率为100MHz,数据宽度为16位,每个总线周期传输2次,其带宽为___【19】___MB/S,1分钟可传输___【20】___MB数据。

指令寄存器的位数取决于()A.存储器的容量B.指令字长C.数据总线的宽度D.地址总线的宽度

指令寄存器的位数取决于(2) 。A.存储器的容量B.数据总线的宽度C.指令字长D.地址总线的宽度

某机字长32位,总线数据线宽度是16位,一个总线周期占用4个时钟周期,总线时钟频率为10MHz,则总线带宽是()。A.5MB/sB.10MB/sC.20MB/sD.40MB/s

已知单个存储体的存储周期为110ns,总线传输周期为10ns,则当采用低位交叉编址的多模块存储器时,存储体数应()。A.小于11B.等于11C.大于11D.大于等于11

一个四体并行的低位交叉编址存储器,每个存储体的存取周期为200ns,总线传输周期为50ns,则连续读取10个存储字需时()。A.2000nsB.600nsC.650nsD.300ns

设存储器容量为32位,字长64位,模块数m=8,分别用顺序方式和交叉方式进行组织。若存储周期T = 200ns,数据总线宽度为64位,总线传送周期为50ns,则顺序存储器和交叉存储器带宽各是多少?

指令寄存器的位数取决于()A、存储器的容量B、指令字长C、数据总线的宽度D、地址总线的宽度

总线在一个总线周期内并行传送2个字节的数据,设一个总线周期等于一个总线时钟,总线时钟频率为33MHz,求总线带宽是多少?

某总线在一个总线周期中并行传送4个字节的数据,假设一个总线周期等于一个时钟周期,总线时钟频率为33MHz,求总线带宽是多少?

设总线工作频率为33MHz,如果一个总线周期中并行传送32位数据,则总线的带宽是多少?

解释下列概念:总线宽度、总线带宽、总线复用、总线的主设备(或主模块)、总线的从设备(或从模块)、总线的传输周期和总线的通信控制。

采用DMA方式传送数据时,每传送一个数据就要占用一个()时间。A、指令周期B、机器周期C、存储周期D、总线周期

问答题某总线在一个总线周期中并行传送4个字节的数据,假设一个总线周期等于一个时钟周期,总线时钟频率为66MHz,求总线带宽是多少?

问答题总线在一个总线周期内并行传送2个字节的数据,设一个总线周期等于一个总线时钟,总线时钟频率为33MHz,求总线带宽是多少?

单选题采用DMA方式传送数据时,每传送一个数据就要占用一个()时间。A指令周期B机器周期C存储周期D总线周期

单选题指令寄存器的位数取决于()A存储器的容量B指令字长C数据总线的宽度D地址总线的宽度

问答题设总线工作频率为33MHz,如果一个总线周期中并行传送32位数据,则总线的带宽是多少?

问答题假定某计算机的CPU主频为80MHz,CPI为4,并且平均每条指令访存1.5次,主存与Cache之间交换的块大小为16B,Cache的命中率为99%,存储器总线宽度为32位。请回答下列问题。  (1)该计算机的MIPS数是多少?平均每秒Cache缺失的次数是多少?在不考虑DMA传送的情况下,主存带宽至少达到多少才能满足CPU的访存要求?  (2)假定在Cache缺失的情况下访问主存时,存在0.0005%的缺页率,则CPU平均每秒产生多少次缺页异常?若页面大小为4KB,每次缺页都需要访问磁盘,访问磁盘时DMA传送采用周期挪用方式,磁盘I/O接口的数据缓冲寄存器为32位,则磁盘I/O接口平均每秒发出的DMA请求次数至少是多少?  (3)CPU和DMA控制器同时要求使用存储器总线时,哪个优先级更高?为什么?  (4)为了提高性能,主存采用4体交叉存储模式,工作时每1/4个存储周期启动一个体。若每个体的存储周期为50ns,则该主存能提供的最大带宽是多少?