用反馈复位法来改变由8位十进制加法计数器的模值,可以实现______模值范围的计数器. A. 1～10B. 1～16C. 1～99D. 1～100
下列器件中，属于时序部件的是()。A、计数器B、译码器C、加法器D、多路选择器
n位的二进制加法计数器,能计数的最大十进制数是( )。 A10B2n-1CnDn-1E以上说法都不对
分析图题7.10所示电路，画出它们的状态图和时序图，指出各是几进制计数器。
试用上升沿D触发器构成异步3位二进制加法计数器,要求画出逻辑电路图,以及计数器输入时钟CLK与D触发器输出端Q2~Q0的波形图。
试用上升沿JK触发器构成同步3位二进制加法计数器,要求画出逻辑电路图。
A.同步二进制加法计数器B.同步四进制加法计数器C.同步三进制计数器D.同步三进制减法计数器
图示时序逻辑电路是一个（ ）。附：触发器的逻辑状态表为：A、左移寄存器B、右移寄存器C、异步三位二进制加法计数器D、同步六进制计数器
采用中规模加法计数器74LS161构成的电路如图所示，该电路构成几进制加法计数器（ ）。 A． 九进制 B． 十进制 C． 十二进制 D． 十三进制
图所示逻辑电路，设触发器的初始状态均为0，当时，该电路实现的逻辑功能是（ ）。A．同步十进制加法计数器B．同步八进制加法计数器C．同步六进制加法计数器D．同步三进制加法计数器
图示的74LS161集成计数器构成的计数器电路和74LS290集成计数器构成的计数器电路是实现的逻辑功能依次是（ ）。 A． 九进制加法计数器，七进制加法计数器 B． 六进制加法计数器，十进制加法计数器 C． 九进制加法计数器，六进制加法计数器 D． 八进制加法计数器，七进制加法计数器
在图示电路中，当开关A、B、C分别闭合时，电路所实现的功能分别为（ ）。 A． 8、4、2进制加法计数器 B． 16、8、4进制加法计数器 C． 4、2进制加法计数器 D． 16、8、2进制加法计数器
如图所示异步时序电路，该电路的逻辑功能为（ ）。 A． 八进制加法计数器 B． 八进制减法计数器 C． 五进制加法计数器 D． 五进制减法计数器
集成计数器74LS192是（）计数器。A、异步十进制加法B、同步十进制加法C、异步十进制减法D、同步十进制可逆
下列电路中，不属于时序逻辑电路的是（）A、同步加法计数器B、全加器C、寄存器D、异步减法计数器
计数器的种类繁多，按编码可分为（）。A、加法计数器B、二进制计数器C、十进制计数器D、N进制计数器
在十进制加法计数器中，当计数器状态为0101时，则表示十进制数的（）A、3B、4C、5D、6
集成二--十进制计数器74LS90是（）计数器。A、异步二--五--十进制加法B、同步十进制加法C、异步十进制减法D、同步十进制可逆
四位二进制加法计数器能记的最大十进制数位（）。A、15B、10C、2D、16
8051单片机的两个定时器/计数器是（）A、14位加法计数器B、14位减法计数器C、16位加法计数器D、16位减法计数器
构造一个十进制的异步加法计数器，需要多少个（）触发器。计数器的进位Cy的频率与计数器时钟脉冲CP的频率之间的关系是（）。
下列逻辑电路中为时序逻辑电路的是（）。A、变量译码器B、加法器C、数码寄存器D、计数器
同步计数器的分析步骤一般包含（）。A、写方程式B、计算并列出状态转换表C、画出状态转换图或者时序图D、根据状态转换图或时序图说明电路的逻辑功能
多选题下列逻辑电路中为时序逻辑电路的是（）。A变量译码器B加法器C数码寄存器D计数器
多选题同步计数器的分析步骤一般包含（）。A写方程式B计算并列出状态转换表C画出状态转换图或者时序图D根据状态转换图或时序图说明电路的逻辑功能
单选题用反馈复位法来改变由8位十进制加法计数器的模值，可以实现（）模值范围的计数器。Al～10B1～16C1～99D1～100
单选题下列电路中，不属于时序逻辑电路的是（）A同步加法计数器B全加器C寄存器D异步减法计数器
多选题计数器的种类繁多，按编码可分为（）。A加法计数器B二进制计数器C十进制计数器DN进制计数器