单选题规定总线的每一条信号线的信号传递方向、信号的有效电平范围的是（）A物理特性B时间特性C电气特性D功能特性
单选题
规定总线的每一条信号线的信号传递方向、信号的有效电平范围的是（）
A
物理特性
B
时间特性
C
电气特性
D
功能特性
参考解析
解析：
暂无解析
相关考题：
下面是关于PCI总线的叙述，其中错误的是( )。A．PCI总线支持突发传输B．PCI总线支持总线主控方式C．PCI总线的每一条信号线都只有一种功能，即没有具有双重功能的信号线D．PCI总线具有即插即用功能
在下面有关PCI局部总线的叙述中，不正确的是( )A．PCI是一个独立的总线，它的运行不受CPU的限制B．PCI局部总线是16位总线，数据传输速率可达到5MB/sC．PCI局部总线用于连接PC中的高速设备D．PCI部分信号线具有双重功能，地址信号和数据信号共用一条信号线，在不同时刻，分别用于传输地址与数据信号
I2C总线被启动后，多个主机在每发送一个数据位时都要对SDA信号线电平进行检测，只要检测的电平与自己发出的电平（）就会继续占用总线。总线控制遵循的原则是谁先发送（）电平谁就会掌握对总线的控制权。
某机字长16位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：【＊＊，★，包捷5.2，编号3.3，3.5.2】该机可以配备的最大主存容量为（）。
某机字长16位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：【＊＊，★，包捷5.2，编号3.3，3.5.2】该机主存采用64K×1位的DRAM芯片（内部为4个128×128阵列）构成最大主存空间，则共需（）个芯片；若采用异步刷新方式，单元刷新间隔为2ms，则刷新信号的周期为（）。
填空题I2C总线被启动后，多个主机在每发送一个数据位时都要对SDA信号线电平进行检测，只要检测的电平与自己发出的电平（）就会继续占用总线。总线控制遵循的原则是谁先发送（）电平谁就会掌握对总线的控制权。
问答题某机字长16位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：【＊＊，★，包捷5.2，编号3.3，3.5.2】该机可以配备的最大主存容量为（）。