用74290实现63进制计数器,采用清零法实现,S91S92接00,则反馈函数R01R02的接法为()A.R01R02=Q6Q4Q1Q0B.R01R02=(Q5Q4Q1Q01)’C.R01R02=(Q5Q4Q1)’D.R01R02=Q6Q5Q1Q0

用74290实现63进制计数器,采用清零法实现,S91S92接00,则反馈函数R01R02的接法为()

A.R01R02=Q6Q4Q1Q0

B.R01R02=(Q5Q4Q1Q01)’

C.R01R02=(Q5Q4Q1)’

D.R01R02=Q6Q5Q1Q0


参考答案和解析
R01R02= Q6 Q5Q1Q0

相关考题:

用集成计数器构成任意进制计数器时,常用反馈归0法和反馈置数法。() 此题为判断题(对,错)。

用反馈复位法来改变由8位十进制加法计数器的模值,可以实现______模值范围的计数器. A. 1~10B. 1~16C. 1~99D. 1~100

根据不同需要,在集成计数器芯片的基础上,通过采用()方法可以实现任意进制的计数器。 A.反馈归零法B.预置数法C.进位输出置最小数法D.进位输出置最大数法

采用二进制计数器可以实现模为m的计数器,其中m小于等于2k,k是触发器的个数。() 此题为判断题(对,错)。

要实现模为100的计数器(有效计数循环圈的状态数为100),则需要10片74160(十进制计数器)来实现。() 此题为判断题(对,错)。

用2片74161分别采用反馈置数法和反馈清零法构成从0开始的60进制加法计数器。

用数据选择器可实现任何组合逻辑函数(降维K图的应用);用二进制译码器方便实现多组合逻辑函数。() 此题为判断题(对,错)。

用VERILOG或VHDL写一段代码,实现10进制计数器。(未知)

试用74LS161采用反馈置数法组成十进制计数器。

试用2 片74LS161采用整体反馈清零法组成128进制计数器。

试用2片74LS161采用整体反馈置数法组成128进制计数器。

试用 74LS160采用反馈清零法组成七进制计数器。

图示的74LS161集成计数器构成的计数器电路和74LS290集成计数器构成的计数器电路是实现的逻辑功能依次是(  )。 A. 九进制加法计数器,七进制加法计数器 B. 六进制加法计数器,十进制加法计数器 C. 九进制加法计数器,六进制加法计数器 D. 八进制加法计数器,七进制加法计数器

图示是一个集成74LS161集成计数器电路图,则该电路实现的逻辑功能是(  )。 A. 十进制加计数器 B. 四进制加计数器 C. 八进制加计数器 D. 十六进制加计数器

实现比例积分(PI)调节器采用反馈环节的传递函数为( )。A.B.C.D.

N进制计数器可以实现(N-1)次分频。

N进制计数器可以实现N分频。

集成计数器74LS161是()计数器。A、二进制同步可预置B、二进制异步可预置C、二进制同步可清零D、二进制异步可清零

集成二--十进制计数器通过反馈置数及反馈清零法计数。

为实现磁盘空间的分配与回收,UNIX采用的是()A、位示图法B、单块链接法C、成组链接法D、索引链接法

用集成计数器设计n进制计数器时,一般采用()。A、置最小数法B、反馈复位法C、反馈预置D、时钟禁止

用集成计数器设计n进制计数器时,不宜采用()方法。A、置最小数B、反馈复位C、反馈预置D、时钟禁止

用反馈复位法来改变由8位二进制加法计数器的模值,可以实现()模值范围的计数器。A、1-~15B、1~16C、1~32D、1~256

下面关于N进值计数器说法正确的是()A、N进制计数器是逢N向前进位,计数位归零B、N进制计数器是逢N向前进位,计数位不归零C、实现8进制计数器最少需8位二进制位D、实现8进制计数器最少需3位二进制位E、实现16进制计数器只需1片40192即可

多选题用集成计数器设计n进制计数器时,一般采用()。A置最小数法B反馈复位法C反馈预置D时钟禁止

填空题74LS161是一个()个管脚的集成计数器,用它构成任意进制的计数器时,通常可采用()和反馈预置法。

单选题用集成计数器设计n进制计数器时,不宜采用()方法。A置最小数B反馈复位C反馈预置D时钟禁止

单选题用反馈复位法来改变由8位二进制加法计数器的模值,可以实现()模值范围的计数器。A1-~15B1~16C1~32D1~256