试用2 片74LS161采用整体反馈清零法组成128进制计数器。

试用2 片74LS161采用整体反馈清零法组成128进制计数器。


相关考题:

用集成计数器构成任意进制计数器时,常用反馈归0法和反馈置数法。() 此题为判断题(对,错)。

根据不同需要,在集成计数器芯片的基础上,通过采用()方法可以实现任意进制的计数器。 A.反馈归零法B.预置数法C.进位输出置最小数法D.进位输出置最大数法

分别画出利用下列方法构成的10进制计数器的接线图。(3)利用 74LS161的异步清零功能;(4)利用74LS163的同步清零功能;(5)利用 74LS161或74LS163的同步置数功能;(6)利用 74LS290的异步清零功能。

用2片74161分别采用反馈置数法和反馈清零法构成从0开始的60进制加法计数器。

图题6-26所示为具有异步清除功能的同步四位二进制加法计数器74LS161组成的计数电路,试说明该计数电路是多少进制。

试用74LS161采用反馈置数法组成十进制计数器。

试用2 片74LS160组成六十进制计数器

试用2片74LS161采用整体反馈置数法组成128进制计数器。

试用2 片74LS161组成十二进制计数器,要求计数值为1~12.

试用4个D触发器组成自启动4进制环行计数器。

试用 74LS160采用反馈清零法组成七进制计数器。

采用中规模加法计数器74LS161构成的电路如图所示,该电路构成几进制加法计数器(  )。 A. 九进制 B. 十进制 C. 十二进制 D. 十三进制

图示的74LS161集成计数器构成的计数器电路和74LS290集成计数器构成的计数器电路是实现的逻辑功能依次是(  )。 A. 九进制加法计数器,七进制加法计数器 B. 六进制加法计数器,十进制加法计数器 C. 九进制加法计数器,六进制加法计数器 D. 八进制加法计数器,七进制加法计数器

图示是一个集成74LS161集成计数器电路图,则该电路实现的逻辑功能是(  )。 A. 十进制加计数器 B. 四进制加计数器 C. 八进制加计数器 D. 十六进制加计数器

74LS161是()二进制计数器。A、同步两位B、异步两位C、同步四位D、异步四位

集成计数器74LS161是()计数器。A、二进制同步可预置B、二进制异步可预置C、二进制同步可清零D、二进制异步可清零

集成二--十进制计数器通过反馈置数及反馈清零法计数。

用集成计数器设计n进制计数器时,一般采用()。A、置最小数法B、反馈复位法C、反馈预置D、时钟禁止

用集成计数器设计n进制计数器时,不宜采用()方法。A、置最小数B、反馈复位C、反馈预置D、时钟禁止

以下是74LS161同步四位二进制计数器功能的是()A、同步预置数B、异步清零C、同步清零D、双时钟E、脉冲输出

一片74LS161计数器最大计的数值为()A、4B、8C、10D、15

集成二--十进制计数器可以组成任意进制计数器。

74LS161是4位十进制同步计数器。

用40193够成一个25进制的计数器下面说法正确的是()A、需要4片40193芯片B、需要2片40193芯片C、40193的清零端应连接在一起,用同一信号清零D、40193的置数端分别用不同的信号连接,采用不同的信号清零E、低位的40193的加计数溢出位应与高位40193的CP+相连

多选题用集成计数器设计n进制计数器时,一般采用()。A置最小数法B反馈复位法C反馈预置D时钟禁止

填空题74LS161是一个()个管脚的集成计数器,用它构成任意进制的计数器时,通常可采用()和反馈预置法。

单选题用集成计数器设计n进制计数器时,不宜采用()方法。A置最小数B反馈复位C反馈预置D时钟禁止