正边沿D触发器,D为在时钟脉冲CP正边沿到来前1,而CP正边沿后D变为0,则CP正边沿后Q为()A.原状态B.不确定C.0D.1

正边沿D触发器,D为在时钟脉冲CP正边沿到来前1,而CP正边沿后D变为0,则CP正边沿后Q为()

A.原状态

B.不确定

C.0

D.1


参考答案和解析
1

相关考题:

D边沿触发器在CP作用下,若D=1,其状态保持不变。() 此题为判断题(对,错)。

JK边沿触发器,J=0,K=1(含其余情况),经过一个时钟脉冲后,则Qn+1为()。 A、0B、1C、维持原态D、翻转

正跳沿触发翻转的D触发器的输入信号在CP__前一瞬间加入。

主从JK触发器的初始状态为0,在时钟脉冲CP的下降沿触发器的状态变为1,能够实现这种转换的JK取值可能为()。 A.CP=1期间,JK=10B.CP=1期间,JK=01C.CP=1期间,JK=11D.CP=1期间,JK从01变为11

钟控触发器的在CP有效期间输入状态的改变将不影响输出状态。边沿触发方式的触发器输出状态取决于CP有效期间的输入状态。() 此题为判断题(对,错)。

对边沿JK触发器,在CP为高电平期间,当J=K=1时,状态会翻转一次。() 此题为判断题(对,错)。

画出图题5-9所示的正边沿触发JK触发器输出Q端的波形,输入端J、K与CLK的波形如图所示。(设Q初始状态为0)

如果在CP=1期间,由于干扰的原因,使触发器的数据输入信号经常有变化,为了使触发器可靠工作,应选用()结构触发器。A、基本(RS)型B、主从型C、边沿型D、同步型

正馈线带电部分与支柱边沿的距离应不小于4m。

正馈线带电部分与支柱边沿的距离应不小于()m。A、2B、3C、4D、1

正馈线带电部分与支柱边沿的距离应不小于()m.

EXTMODE2位设置为1,则()A、引脚EINT1输入信号为边沿触发有效B、引脚EINT2输入信号为边沿触发有效C、引脚EINT3输入信号为边沿触发有效D、引脚EINT0输入信号为边沿触发有效

为防止空翻,应采用()结构的触发器。A、CMOSB、TTLC、主从或维持阻塞D、没有记忆功能E、边沿JK或边沿F、触发器G、同步RS触发器

边沿触发器中,在CP时钟的作用下,具有置0、置1、保持、翻转四种功能的触发器是()A、D触发器B、RS触发器C、JK触发器D、T触发器

对边沿JK触发器,在CP为高电平期间,当J=K=1时,状态会翻转一次。

边沿触发器具有共同的动作特点,即触发器的次态仅取决于CP()时的输入逻辑状态。A、高电平B、上升沿C、下降沿D、低电平

已知Q3Q2Q1Q0是同步十进制计数器的触发器输出,若以Q3作进位,则其周期和脉冲宽度是()。A、10个CP脉冲,正脉冲宽度为1个CP周期B、10个CP脉冲,正脉冲宽度为2个CP周期C、10个CP脉冲,正脉冲宽度为4个CP周期D、10个CP脉冲,正脉冲宽度为8个CP周期

若D触发器的输入D=1,则当CP到来后其输出Q=1。

关于维持阻塞型D触发器说法错误的是()。A、CP=1时,输出端的状态随着输入端的变化而变化B、CP=0时,输出端的状态随着输入端的变化而变化C、CP=1时,输出端的状态总比输入端状态变化晚一步D、边沿触发方式可以提高可靠性和抗干扰能力

正边沿触发器在()时,输出端的逻辑状态会发生改变(即触发有效)。A、输入逻辑电平改变B、CP脉冲从低电平变成高电平C、CP脉冲从高电平变成低电平D、高电平

正馈线带电部分与支柱边沿的距离应不小于1m。

一个只有单端输入的边沿触发器,输入信号为0,原来所处状态Q=1,在时钟信号改变时,触发器状态Q变为0,则该触发器为()。A、RS触发器B、JK触发器C、D触发器D、T触发器

问答题边沿型JK触发器,在CP脉冲信号的作用下,其动作有何特点?(分为负边沿、正边沿两种情形)

填空题正馈线带电部分与支柱边沿的距离应不小于()m.

单选题JK边沿触发器,J=0,K=1(含其余情况),经过一个时钟脉冲后,则Qn+1为()A0B1C维持原态D翻转

单选题正馈线带电部分与支柱边沿的距离应不小于()m。A2B3C4D1

判断题正馈线带电部分与支柱边沿的距离应不小于1m。A对B错

单选题已知Q3Q2Q1Q0是同步十进制计数器的触发器输出,若以Q3作进位,则其周期和脉冲宽度是()。A10个CP脉冲,正脉冲宽度为1个CP周期B10个CP脉冲,正脉冲宽度为2个CP周期C10个CP脉冲,正脉冲宽度为4个CP周期D10个CP脉冲,正脉冲宽度为8个CP周期