某存储器数据总线宽度为32bit，存取周期为250ns，则该存储器带宽为(24)。(注：本题答案中的B表示Byte)A．8×106BpsB．16×106BpsC．16×108BpsD．32×106Bps
某存储器数据总线宽度为32bit，存取周期为250ns，则该存储器带宽为(24)。(注：本题答案中的B表示Byte)
A．8×106Bps
B．16×106Bps
C．16×108Bps
D．32×106Bps
相关考题：
某总线有104根信号线，其中数据总线(DB)32根，若总线工作频率为33MHz，则其理论最大传输率为(24)。(注：本题答案中的B表示Byte)A．33MB/sB．64MB/sC．132MB/sD．164MB/s
某存储器数据总线宽度为32bit，存取周期为250ns，则该存储器带宽为(26)。(注：本题答案中的B表示Byte)A．8×106B/sB．16×106B/sC．16×108B/sD．32×106B/s
下面关于存取周期的叙述中，正确的是A.存取周期指存储器连续两次操作之间的最小时间间隔B.存取周期大于存取时间C.存取周期与存储器带宽密切相关D.存取周期指启动一次存储器操作到完成该操作的时间E.存取周期随指令的不同而不同
设一个DDRSDRAM的数据通路的宽度为8个字节,存储器总线时钟频率为133MHz,则该存储器的带宽为()。 A、2.128Gb/sB、2.128GB/sC、1.064GB/sD、1.064Gb/s
设有三个指令系统相同的处理机X、Y和乙它们都有4KB的高速缓冲存储器和 32 MB的内存，但是其存取周期都不一样，如表2.11所示(TIC和TIM分别表示I处理机 Cahce存取周期和主存存取周期)。若某段程序所需指令或数据在Cache中取到的概率为P=0.5，则处理机X的存储器平均存取周期为(50)ms。假定指令执行时间与存储器的平均存取周期成正比，此时三个处理机执行该段程序由快到慢的顺序为(51)。若P=0.65，则顺序为(52)。若P=0.8，则顺序为(53)。若P=0.85，则顺序为(54)。A．0.2B．0.48C．0.52D．0.6
计算机的总线包含了地址总线，数据总线和控制总线。某计算机CPU有16条地址总线，则该计算机最大的寻址空间为(2)字节，若该CPU寻址外部的数据存储器时，第16条地址线始终为高电平，则此数据存储器的地址空间为(3)字节。A．32kB．48kC．64kD．128k
如存储器的工作频率为333MHz，数据线宽度为32位，每个周期传输1次数据，则存储器的带宽=___【23】____MB/s。若存储器总线采用串行总线，以10位为一个数据帧（包含一个字节的存储数据），则总线带宽=总线频率/___【24】____。
某总线有104根信号线，其中数据总线(DB)32根。若总线工作频率为33MHz，则其理论最大传输速率为(24)。(注：本题答案中的B表示Byte)A．33MBpsB．64MBpsC．132MBpsD．164MBps
计算机的总线包含地址总线、数据总线和控制总线。某计算机CPU有16条地址总线，则该计算机最大的寻址空间为(2)B，若该CPU寻址外部的数据存储器时，第 16条地址线始终为高电平，则此数据存储器的地址空间为(3)B。A．32KB．48KC．64KD．128K
80386有4个总线周期定义信号但主要的总线周期定义了前三个。在I/O写周期，总线周期定义信号状态为( )，在存储器数据读取周期总线信号定义为( )，在存储器指令码读取周期总线信号定义为( )。A．B．C．D．
某计算机字长为32位，存储器存取周期为100ns，则存储器的带宽为(10)；若CPU执行一段程序，访问存储器1600次，访问cache400次(cache的存储周期为50s)，则平均访问存储器的时间为(11)。(63)A．32×106bit/sB．32×107bit/sC．107bit/sD．3200bit/s
设存储器容量为32位，字长64位，模块数m=8，分别用顺序方式和交叉方式进行组织。若存储周期T = 200ns，数据总线宽度为64位，总线传送周期为50ns，则顺序存储器和交叉存储器带宽各是多少？
计算机系统中总线最重要的性能是它的带宽，若总线的数据线宽度为16位，总线的工作频率为133MHZ，每个总线周期传输2次数据，则其带宽为（）。A、266MB/SB、532MB/SC、1064MB/SD、2128MB/S
填空题如果存储器周期是400ns，而每个周期可访问4字节，则存储器带宽为（）。