唯一地址译码有n个输入时,有()个输出。

唯一地址译码有n个输入时,有()个输出。


相关考题:

在单译码结构中,地址输入线n=4,经地址译码器译码,可译出( )个状态。A.4B.12C.16D.20

在二进制译码器中,如果输入代码有 n 位,则有 2 的(n-1)次方个输出信号。 () 此题为判断题(对,错)。

下列哪些是译码器74138的特点?( )A、有三个输入端B、有四个输入端C、有八个输出端D、有十六个输出端

字符设备的一个基本特征是可寻址的,即能指定输入时的源地址和输出时的目标地址。()

下面说法中正确的是()。A、部分译码方式时,存储器芯片中的一个存储单元有唯一地址。B、线选方式时存储器芯片中的一个存储单元有多个地址。地址不可能不连续。需要译码。C、全译码方式是指存储器芯片中的每一个存储单元对应一个唯一的地址。D、DMA方式与中断方式传输数据的方法是一样的。

存储器组成中,若某块存储芯片采用部分译码法,有2条地址线未使用,则该存储芯片中的每个单元有A.1个地址号B.2个地址号C.3个地址号D.4个地址号

RAM的基本结构包含地址译码器、存储矩阵和读写电路三大部分。一个RAM芯片有11个地址输入端,8个数据输出端,则该RAM芯片的容量是(  )位。A.88B.880C.211×8D.28×11

有一微机系统,采用CPU的低10位地址线A0~A9作为输入输出口的地址线,系统中接口芯片内部有16个端口地址,该接口芯片的片选信号由地址译码器产生,则地址译码器的输入地址线一般应为()。A.A5~A9B.A4~A9C.A2~A9D.A0~A9

一旦PLC系统组态、配置完毕,每个输入、输出通道对应唯一一个输入、输出地址。

有一微机系统,采用CPU的低10位地址线A0~A9作为输入输出口的地址线,系统中接口芯片内部有16个端口地址,该接口芯片的片选信号由地址译码器产生,则地址译码器的输入地址线一般应为()。A、A5~A9B、A4~A9C、A2~A9D、A0~A9

对一个存储器芯片进行片选译码时,有一个高位系统地址信号没有参加译码,则该芯片的每个存储单元占有()个存储器地址。

二-十进制译码器有()输出端。A、二个B、四个C、八个D、十个

一片四位二进制译码器,它的输出函数有()A、1个B、8个C、10个D、16个

ROM电路由地址译码器和存储体构成,若译码器有十个地址输入线,则最多可有()个字。A、10B、102C、210D、104

算法可以有0~n(设n、m为正整数)个输入,有()个输出。A、0~mB、0C、1~mD、1

若RAM的地址码有8位,行、列地址译码器的输入端都为4个,则它们的输出线(即字线加位线)共有()条。A、8B、16C、32D、256

二进制译码器和二-十进制译码器,对应于一个输入代码,只有唯一一个输出端输出有效电平。

N个输入端的二进制译码器,共有()个输出端。对于每一组输入代码,有()个输出端是有效电平。

若RAM的地址码有8位,行、列地址译码器的输入端都为4个,则它们的输出线(即字线+位线)共有()条。A、8B、16C、32D、256

在二进制译码器中,若输入有4位代码,则输出有()信号。A、2个B、4个C、8个D、16个

RAM的基本结构包含地址译码器、存储矩阵和读写电路三大部分。一个RAM芯片有11个地址输入端,8个数据输出端,则该RAM芯片的容量是()位。A、88B、880C、211×8D、28×11

74LS138有()个译码输入端和()个译码输出端。A、1,3B、3,8C、8,3D、无法确定

二十进制译码器有()输出端。A、二个B、四个C、八个D、十个

单选题74LS138有()个译码输入端和()个译码输出端。A1,3B3,8C8,3D无法确定

单选题3线-8线译码器,有()个地址输入端、()个输出端。A3、8B8、3C6、8D3、11

单选题二十进制译码器有()输出端。A二个B四个C八个D十个

填空题对一个存储器芯片进行片选译码时,有一个高位系统地址信号没有参加译码,则该芯片的每个存储单元占有()个存储器地址。