单选题加入（）后，当Uz、UF全为”1”状态时，使逻辑保护环节输出电位变为”0”，使UUf和Uur都为高电平，两组触发脉冲同时封锁，避免产生短路环流事故。A电流调节器B逻辑保护环节C延时环节D限幅环节
单选题
加入（）后，当Uz、UF全为”1”状态时，使逻辑保护环节输出电位变为”0”，使UUf和Uur都为高电平，两组触发脉冲同时封锁，避免产生短路环流事故。
A
电流调节器
B
逻辑保护环节
C
延时环节
D
限幅环节
参考解析
解析：
暂无解析
相关考题：
逻辑保护电路一旦出现( )的情况,与非门立即输出低电平,使 和 均被箝位于“0”,将两组触发器同时封锁。 A、uR=1、uF=0B、uR=0、uF=0C、uR=0、uF=1D、uR=1、uF=1
在异步时序电路的分析和设计中,采取了下列修改和补充考虑()。 A、输入信号及触发器的时钟信号有脉冲用1表示,无脉冲用0表示B、次态逻辑的输出包括触发器的控制输出和时钟输入C、两个或两个以上的输入变量不能同时为一;输入全为零时，电路状态不变D、在设计时，状态变化(即状态由0到1,1到0)，令CLK=1
在图示逻辑电路中，触发器的初始状态是“1”态，当RD端保持高电平，在SD端加一负脉冲时，触发器的新态是( )。A.翻转到“0”态B.保持“1”态C.先翻转到“0”，马上回到“1”态D.无规律翻转不能确定
在监视回答编码脉冲间隔时，在同步间隔存在期间，使用可预置的减计数器监视时钟计数，当同步间隔脉冲结束时，10微秒和1微秒的减计数器的借位（CT）输出分别为（）时，说明间隔在公差范围之内。A、0（低电平）和0（低电平）B、0（低电平）和1（高电平）C、1（高电平）和0（低电平）D、1（高电平）和1（高电平）
逻辑保护电路一旦出现（）的情况，与非门立即输出低电平，使u’R和u’F均被箝位于“0”，将两组触发器同时封锁。A、uR=1、uF＝0B、uR=0、uF＝0C、uR=0、uF＝1D、uR=1、uF＝1
数字电路工作时通常只有（）状态：高电位（又称高电平）或低电位（又称低电平）。通常把高电位用代码“1”表示，称为逻辑“1”；低电位用代码“0”表示，称为逻辑“0”（按正逻辑定义的）。A、四种B、三种C、两种D、一种
VHF接收机中的静噪电路的作用是（）.A、当有射频信号输入时，使音频逻辑电路输出逻辑低电平，抑制噪音信号输出B、当无射频信号输入时，使音频逻辑电路输出逻辑低电平，无噪音信号输出C、当无射频信号输入时，使音频逻辑电路输出逻辑高电平，无噪音信号输出D、当有射频信号输入时，使音频逻辑电路输出逻辑高电平，抑制噪音信号输出
用74LS76型号对JK触发器的功能进行验证，如果先对该触发器清零，然后令J=1，K=0；再使J=K=1，连续给3个脉冲后再使J=K=0，再连续给3个脉冲，请问Q和Q非的状态是（）A、0，1B、1，0C、0，0D、1，1
若R和S为两个输入端，下面是“与非”型基本RS触发器说法正确的是（）。A、当R=S=1时，触发器保持原状态不变B、当S=0、R=1使触发器置1C、当S=1、R=0使触发器置0D、当R=S=0时，将不能确定触发器是处于1态还是0态E、当S=1、R=0使触发器置1
加入（）后，当Uz、UF全为”1”状态时，使逻辑保护环节输出电位变为”0”，使UUf和Uur都为高电平，两组触发脉冲同时封锁，避免产生短路环流事故。A、电流调节器B、逻辑保护环节C、延时环节D、限幅环节
单选题数字电路工作时通常只有（）状态：高电位（又称高电平）或低电位（又称低电平）。通常把高电位用代码“1”表示，称为逻辑“1”；低电位用代码“0”表示，称为逻辑“0”（按正逻辑定义的）。A四种B三种C两种D一种