异步时序逻辑电路中各触发器状态变化不是发生在同一时刻，但必须要有时钟脉冲。此题为判断题(对，错)。
三相六拍脉冲分配逻辑电路由FFl、FF2、FF3三位D触发器组成。其脉冲分配顺序是( )。 A、A→B→C→……B、AB→BC→CA→……C、A→AC→C→CB→B→BA→A→……D、A→AB→B→BC→C→CA→A→……
由D触发器构建的环形分配器，设初始状态110000，在第2个时钟脉冲上沿触发器状态为()A.110000B.011000C.001100D.000011
同步时序逻辑电路中各触发器的时钟脉冲CP是同一个信号。 此题为判断题(对，错)。
三相六拍脉冲分配逻辑电路由FFl、FF2、FF3三位JK触发器组成。() 此题为判断题(对，错)。
逻辑电路如图所示，A=“0”时，C脉冲来到后，JK触发器应：A.具有计数功能B.置“0”C.置“1”D.保持不变
逻辑电路如图所示，A=“1”时，C脉冲来到后D触发器（ ）。A．具有计数器功能B．置“0”C．置“1”D．无法确定
图所示逻辑电路，当A＝0，B＝1时，CP脉冲到来后D触发器（ ）。A．保持原状态B．置0C．置1D．具有计数功能
同步时序逻辑电路中各触发器的时钟脉冲CP是同一个信号。
下面属于组合逻辑电路的是（）A、译码器B、触发器C、加法器D、脉冲分配器
时序逻辑电路的状态表是由（）。A、状态方程算出B、驱动方程算出C、触发器的特性方程算出D、时钟脉冲表达式算出
由一组逻辑电路判断控制整流器触发脉冲通道的开放和封锁，这就构成了逻辑环流可逆调速系统。
时序逻辑电路的波形图是（）。A、各个触发器的输出随时钟脉冲变化的波形B、各个触发器的输入随时钟脉冲变化的波形C、各个门电路的输出随时钟脉冲变化的波形D、各个门的输入随时钟脉冲变化的波形
时序逻辑电路一般是由（）构成的。A、门电路B、组合逻辑电路C、组合逻辑电路与门电路D、组合逻辑电路和触发器
组合逻辑电路是由（）构成。A、门电路B、触发器C、门电路和触发器D、计数器
以下关于步进电动机叙述错误的是（）A、脉冲分配器可以由逻辑电路硬件实现B、脉冲分配器可以由软件实现C、步进电动机的转速由脉冲数决定D、步进电动机的转速由脉冲频率决定
同步时序逻辑电路中，所有触发器状态的变化都是在（）操作下（）进行的；异步时序逻辑电路中，各触发器的时钟信号（），因而触发器状态的变化并不都是（）发生的，而是（）
组合逻辑电路通常由（）构成。A、门电路B、触发器C、计数器D、寄存器
脉冲异步时序逻辑电路中的存储元件可以采用（）A、时钟控制RS触发器B、D触发器C、基本RS触发器D、JK触发器
组合逻辑电路通常由（）组合而成。A、门电路B、触发器C、计数器D、寄存器
下列器件中，（）属于组合逻辑电路。A、触发器B、计数器C、数据分配器D、数据选择器
关于触发器，以下说法错误的（）。A、触发器是组成组合逻辑电路的基本单元B、触发器是组成时序逻辑电路的基本单元C、触发器具有记忆功能D、触发器有两个稳定状态
含有触发器的数字电路属于（）。A、组合逻辑电路B、时序逻辑电路C、逻辑电路D、门电路
多选题下列器件中，（）属于组合逻辑电路。A触发器B计数器C数据分配器D数据选择器
判断题同步时序逻辑电路中各触发器的时钟脉冲CP不一定相同。A对B错
单选题以下关于步进电动机叙述错误的是（）A脉冲分配器可以由逻辑电路硬件实现B脉冲分配器可以由软件实现C步进电动机的转速由脉冲数决定D步进电动机的转速由脉冲频率决定