74161集成芯片,是一个()的计数器。 A、同步置数B、异步清0C、异步置数D、同步清0E、四位二进制
74LS161是一个()的四位二进制加计数器。 A、同步清0，异步置数B、异步清0，同步置数C、同步清0，同步置数
试用上升沿D触发器构成异步3位二进制加法计数器,要求画出逻辑电路图,以及计数器输入时钟CLK与D触发器输出端Q2~Q0的波形图。
A.同步二进制加法计数器B.同步二进制减法计数器C.异步二进制减法计数器D.异步二进制加法计数器
在异步二进制计数器中，从0开始计数，计数最大要求为十进制数100，需要触发器的个数为( )个。A.4B.7C.6D.5
如图7-65所示电路中，两个D触发器在接受触发脉冲前为均为0,分析电路，该电路是（）。A.异步二进制计数器B.左移计数器C.右移计数器D.同步三进制计数器
在十进制加法计数器中，当计数器状态为0101时，则表示十进制数的（）A、3B、4C、5D、6
关于同步、异步计数器说法正确的是（）A、同步计数器在计数过程中各个触发器状态同时更新B、同步计数器在计数过程中各个触发器状态不同时更新C、异步计数器在计数过程中各个触发器状态同时更新D、异步计数器在计数过程中各个触发器状态不同时更新E、同一电路中同步计数器和异步计数器可以互换使用
异步二进制计数器基本计数单元是（）A、T触发器B、计数触发器C、RS触发器D、D触发器
异步计数器的特点是（）A、异步计数器中的触发器没有一个共同的时钟脉冲B、异步计数器不需要时钟脉冲C、异步计数器的触发器共用一个时钟脉D、异步计数器只能做减法计数器
电路中各触发器状态改变有先有后是异步的，用它作成的计数器是（）。A、同步计数器B、异步计数器C、二进制计数器D、四进制计数器
在计数器中，十进制数通常用二进制表示，所以十进制计数器是指（）进制编码的计数器。A、二B、十C、二——十D、十——二
按照计数器在计数过程中触发器翻转的次序，把计数器分为同步、异步计数器。（）
以下关于二进制计数器和十进制计数器的区别说法不正确的是（）。A、二进制计数器是以逢二进一累计计数B、十进制计数器是以逢十进一累计计数C、十进制计数器可以像二进制计数器那样翻转D、十进制计数器可以向高一位进位
用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。A、2B、6C、7D、8E、10
构造一个十进制的异步加法计数器，需要多少个（）触发器。计数器的进位Cy的频率与计数器时钟脉冲CP的频率之间的关系是（）。
用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。A、1B、6C、8D、10
74LS160是（）。A、同步计数器B、异步计数器C、十进制计数器D、二进制计数器
异步二进制计数器基本计数单元是（）。A、T触发器B、计数触发器C、JK触发器D、D触发器E、RS触发器
按各触发器的状态转换与时钟输入CP的关系分类，计数器可为（）计数器。A、同步和异步B、加计数和减计数C、二进制和十进制
单选题在异步二进制计数器中，从0开始计数，当十进制数为60时，需要触发器的个数为（ ）。A4个B5个C6个D8个
单选题按计数器的进位制或循环模数分类，计数器可为（）计数器。A同步和异步B加计数、减计数C二进制、十进制或任意进制
单选题按各触发器的状态转换与时钟输入CP的关系分类，计数器可为（）计数器。A同步和异步B加计数和减计数C二进制和十进制
单选题用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。A1B6C8D10
单选题电路中各触发器状态改变有先有后是异步的，用它作成的计数器是（）。A同步计数器B异步计数器C二进制计数器D四进制计数器
单选题在异步二进制计数器中，从0开始计数，当十进制数为60时，需要触发器的个数为（）个。A4B5C6D8
多选题74LS160是（）。A同步计数器B异步计数器C十进制计数器D二进制计数器