在处理机中，若指令序列完成的顺序总是与它们开始执行的顺序保持一致，则只可能出现（）相关，否则就有可能出现（）、（）和（）相关。
在处理机中，若指令序列完成的顺序总是与它们开始执行的顺序保持一致，则只可能出现（）相关，否则就有可能出现（）、（）和（）相关。
相关考题：
下列叙述正确的是( )。A.指令字在程序段中的顺序有严格的规定，必须按顺序书写B.指令字在程序段中的顺序没有严格的规定，可以任意的顺序书写C.有些指令字在程序段中的顺序必须按顺序严格书写D.以上说法均对
设有三个指令系统相同的处理机X、Y和乙它们都有4KB的高速缓冲存储器和 32 MB的内存，但是其存取周期都不一样，如表2.11所示(TIC和TIM分别表示I处理机 Cahce存取周期和主存存取周期)。若某段程序所需指令或数据在Cache中取到的概率为P=0.5，则处理机X的存储器平均存取周期为(50)ms。假定指令执行时间与存储器的平均存取周期成正比，此时三个处理机执行该段程序由快到慢的顺序为(51)。若P=0.65，则顺序为(52)。若P=0.8，则顺序为(53)。若P=0.85，则顺序为(54)。A．0.2B．0.48C．0.52D．0.6
●设每条指令由取指、分析、执行3个子部件完成，并且每个子部件的执行时间均为△t。若采用常规标量单流水线处理机（即该处理机的度为1），连续执行16条指令，则共耗时(14)△t。若采用度为4的超标量流水线处理机，连续执行上述16条指令，则共耗时(15)△t。(14)A．16B．18C．32D．48(15) A.4B．5C．6D．8
设有三个处理机A，B和C。它们各有一个高速缓冲存储器CA，CB和CC，并各有一个主存储器MA，MB和MC，其性能如表2-5所示。假定三个处理机的指令系统相同，它们的指令执行时间与存储器平均存取周期成正比。如果执行某个程序时，所需的指令或数据在缓冲存储器中取到的概率是P＝0.6，那么这三个处理机按处理速度由快到慢的顺序应当是 (59) 。当P＝0.75时，则其顺序应当是(60)。当P=0.95时，则其顺序应当是(61)。当P＝(62)时，处理机A和B的处理速度最接近。当P＝(63)时，处理机B和C的处理速度最接近。A．A，B，CB．A，C，BC．B，A，CD．B，C，AE．C，B，A
一条指令的执行可划分成取值，分析和执行三个部分，不同的部分由不同自由独立的硬件完成设每一指令完成取值，分析和执行三部分的时间分别为2ns，3ns，1ns现有100条指令，若顺序执行这些指令需要(23)；若采用流水方式执行这些指令则需要(24)。A．200nsB．300nsC．500nsD．600ns
设指令由取指、分析、执行3个子部件完成，并且每个子部件的时间均为△t。若采用常规标量单流水线处理机(即该处理机的度为1)，连续执行12条指令，共需(16) △t。若采用度为4的超标量流水线处理机，连续执行上述12条指令，只需(17)△t。A．12B．14C．16D．18
以下是有关计算机工作过程的表述，其中（）不正确A、计算机工作的过程是执行指令序列的过程B、计算机的任何一条指令都是按一定顺序执行一系列微操作完成的C、计算机的工作过程是取指令分析指令执行指令的过程D、计算机的指令执行顺序可随意颠倒
填空题要保证数据相关的指令之间的执行顺序关系，消除相关指令的重叠执行，在硬件上可以采用（）机制。