采用LRU替换的Cache存储器，分配给程序的Cache容量一定时，块的大小增大，Cache的命中率将先上升，到一定时候又会逐渐降低。
采用LRU替换的Cache存储器，分配给程序的Cache容量一定时，块的大小增大，Cache的命中率将先上升，到一定时候又会逐渐降低。
相关考题：
● 以下关于Cache的叙述中，正确的是 （4） 。A. 在容量确定的情况下，替换算法的时间复杂度是影响Cache命中率的关键因素B. Cache的设计思想是在合理成本下提高命中率C. Cache的设计目标是容量尽可能与主存容量相等D. CPU 中的Cache容量应大于CPU 之外的Cache容量
当要将数据读入cache而cache已满时,需要将cache中已有的页面替换出去,()替换算法的实际命中率最高。 A.先入后出（FILO）算法B.随机替换（RAND.算法C.先入先出（FIFO）算法D.近期最少使用（LRU）算法
以下关于Cache(高速缓冲存储器)的描述，(9)是错误的。A．在体系结构上，Cache存储器位于主存与CPU之间B．Cache存储器存储的内容是主存部分内容的拷贝C．使用Cache存储器并不能扩大主存的容量D．Cache的命中率只与其容量相关
● 以下关于Cache的叙述中，正确的是 （10） 。（10）A. 在容量确定的情况下，替换算法的时间复杂度是影响Cache命中率的关键因素B. Cache的设计思想是在合理的成本下提高命中率C. Cache的设计目标是容量尽可能与主存容量相等D. CPU中的Cache容量应大于CPU之外的Cache容量
● 在嵌入式处理器中， CACHE的主要功能由 （29） 实现； 某32位计算机的CACHE容量为 16KB（B：字节） ，CACHE 块的大小为 16B（B：字节） ，若主存与 CACHE 地址映像采用直接映像方式，则主存地址为 0x1234E8F8 的单元装入 CACHE 的地址（30） ；在下列 CACHE 替换算法中,平均命中率最高的是 （31） 。（29）A. 硬件B. 软件C. 操作系统D. 应用程序（30）A. 00010001001101B. 01000100011010C. 10100011111000D. 11010011101000（31）A. 先入后出算法（FILO）B. 随机替换算法（RAND）C. 先入先出算法（FIFO）D. 近期最少使用算法（LRU）
对系统程序员是透明的。A．系列机各档不同的数据通路宽度、Cache存储器和指令缓冲寄存器B．系列机各档不同的数据通路宽度、Cache存储器C．程序状态字、指令缓冲寄存器，Cache存储器D．虚拟存储器、Cache存储器，程序状态字
下面关于Cache的叙述，“(6)”是错误的。A．在体系结构上，Cache存储器位于主存与CPU之间B．Cache存储器存储的内容是动态更新的C．使用Cache存储器并不能扩大主存的容量D．Cache的命中率只与其容量相关
在多级存储系统中，Cache处在CPU和主存之间，解决(55)问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送(57)：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用(58)法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种(59)替换算法。A．主存容量扩充B．主存和CPU速度匹配C．多个请求源访问主存D．BIOS存放
在分析Cache对机器性能的影响时，正确的叙述是( )。A．Cache容量比主存小许多，决定机器访问存储器速度的是主存，Cache只起次要作用B．CPU访问存储器时不受Cache控制器的控制C．Cache存储器中保存着CPU当前频繁访问的指令代码和数据D．奔腾PC机采用两极Cache结构，一级放指令，一级放数据
下面是主存储器和CAChe的比较，正确的有（）A、微机主存储器多数采用半导体动态存储器（DRAM），CAChe采用半导体静态存储器（SRAM）。这两种存储器中的信息均不能长期保留B、CPU访问主存储器的速度快于访问CAChe的速度C、在配有CAChe的计算机中，CPU每次访问存储器都首先访问CAChe，若欲访问的数据在CAChe中，则访问结束，否则，再访问主存储器，并把有关数据取人CACheD、CAChe容量一般都小于主存储器
当要将数据读入cache而cache已满时，需要将cache中已有的页面替换出去,（）替换算法的实际命中率最高。A、先入后出（FILO）算法B、随机替换（RAND.算法C、先入先出（FIFO）算法D、近期最少使用（LRU）算法
假设某计算机的主存地址空间大小为64MB，采用字节编址方式。其cache数据区容量为4KB，采用4路组相联映射方式、LRU替换和回写（write back）策略，块大小为64B。该cache的总容量有多少位？
对于Cache的两种写策略，执行“写”操作时，只写入Cache，仅当Cache中相应的块被替换时，才写回主存，称为（）。执行“写”操作时，不仅写入Cache，而且也写入下一级存储器，称为（）。
下面是对高速缓冲存储器（CAChe）的描述，正确的有（）A、CAChe是位于CPU与主存储器之间，对用户是透明的一种高速小容量存储器B、在现代CPU设计技术中，常将CAChe分成一级CAChe和二级CACheC、一级CAChe容量一般较小，二级CAChe的容量相对一级CAChe要大一些D、高速缓存中存放的是正在运行的一小段程序和数据
关于计算机Cache功能的叙述中，（）是不对的。A、“Cache是介于CPU和硬盘驱动器之间的存储器”B、“CPU存取Cache中的数据速度较快”C、“Cache的容量达到一定数量后，速度的提高就不显著了”D、“Cache缓冲存储器是一种SRAM静态存储器”
多选题下面是对高速缓冲存储器（CAChe）的描述，正确的有（）ACAChe是位于CPU与主存储器之间，对用户是透明的一种高速小容量存储器B在现代CPU设计技术中，常将CAChe分成一级CAChe和二级CACheC一级CAChe容量一般较小，二级CAChe的容量相对一级CAChe要大一些D高速缓存中存放的是正在运行的一小段程序和数据
多选题下面是主存储器和CAChe的比较，正确的有（）A微机主存储器多数采用半导体动态存储器（DRAM），CAChe采用半导体静态存储器（SRAM）。这两种存储器中的信息均不能长期保留BCPU访问主存储器的速度快于访问CAChe的速度C在配有CAChe的计算机中，CPU每次访问存储器都首先访问CAChe，若欲访问的数据在CAChe中，则访问结束，否则，再访问主存储器，并把有关数据取人CACheDCAChe容量一般都小于主存储器
问答题假设某计算机的主存地址空间大小为64MB，采用字节编址方式。其cache数据区容量为4KB，采用4路组相联映射方式、LRU替换和回写（write back）策略，块大小为64B。该cache的总容量有多少位？
单选题关于计算机Cache功能的叙述中，（）是不对的。A“Cache是介于CPU和硬盘驱动器之间的存储器”B“CPU存取Cache中的数据速度较快”C“Cache的容量达到一定数量后，速度的提高就不显著了”D“Cache缓冲存储器是一种SRAM静态存储器”
单选题一般来说，cache的功能（1）。某32位计算机的cache容量为16KB，cache块的大小为16B，若主存与cache的地址映射采用直接映像方式，则主存地址为1234E8F8（十六进制数）的单元装入的cache地址为（2）。在下列cache的替换算法中，平均命中率最高的是（3）。空白（3）处应选择（）A先入后出（FILO）算法B随机替换（RAND.算法C先入先出（FIFO）算法D近期最少使用（LRU）算法
单选题组相联映像、LRU替换的Cache存储器，不影响Cache命中率的是（）。A增加Cache中的块数B增大组的大小C增大主存容量D增大块的大小