计算机系统结构 题目列表
单选题若某计算机最复杂指令的执行需要完成5个子功能，分别由功能部件A～E实现，各功能部件所需要时间分别为80ps、50ps、50ps、70ps和50ps，采用流水线方式执行指令，流水段寄存器延时为20ps，则CPU时钟周期至少为（ ）。A60psB70psC80psD100ps
单选题下列有关RAM和ROM的叙述中，正确的是（ ）。Ⅰ．RAM是易失性存储器，ROM是非易失性存储器Ⅱ．RAM和ROM都采用随机存取方式进行信息访问Ⅲ．RAM和ROM都可用作CacheⅣ．RAM和ROM都需要进行刷新AⅠ、ⅡBⅡ、ⅢCⅠ、Ⅱ、ⅣDⅡ、Ⅲ、Ⅳ
单选题某指令功能为R[r2]←R[r1]＋M[R[r0]]，其两个源操作数分别采用寄存器、寄存器间接寻址方式。对于下列给定部件，该指令在取数及执行过程中需要用到的是（ ）。Ⅰ．通用寄存器组（GPRs）Ⅱ．算术逻辑单元（ALU）Ⅲ．存储器（Memory）Ⅳ．指令译码器（ID）A仅Ⅰ、ⅡB仅Ⅰ、Ⅱ、ⅢC仅Ⅱ、Ⅲ、ⅣD仅Ⅰ、Ⅲ、Ⅳ
单选题下列说法中不正确的是（ ）。A任何可以由软件实现的操作也可以由硬件来实现B固件就功能而言类似于软件，而从形态来说又类似于硬件C在计算机系统的层次结构中，微程序属于硬件级，其他四级都是软件级D直接面向高级语言的机器目前已经实现
问答题假定某计算机的CPU主频为80MHz，CPI为4，并且平均每条指令访存1.5次，主存与Cache之间交换的块大小为16B，Cache的命中率为99%，存储器总线宽度为32位。请回答下列问题。 （1）该计算机的MIPS数是多少？平均每秒Cache缺失的次数是多少？在不考虑DMA传送的情况下，主存带宽至少达到多少才能满足CPU的访存要求？ （2）假定在Cache缺失的情况下访问主存时，存在0.0005%的缺页率，则CPU平均每秒产生多少次缺页异常？若页面大小为4KB，每次缺页都需要访问磁盘，访问磁盘时DMA传送采用周期挪用方式，磁盘I/O接口的数据缓冲寄存器为32位，则磁盘I/O接口平均每秒发出的DMA请求次数至少是多少？ （3）CPU和DMA控制器同时要求使用存储器总线时，哪个优先级更高？为什么？ （4）为了提高性能，主存采用4体交叉存储模式，工作时每1/4个存储周期启动一个体。若每个体的存储周期为50ns，则该主存能提供的最大带宽是多少？
单选题某指令功能为R[r2]←R[r1]＋M[R[r0]]，其两个源操作数分别采用寄存器、寄存器间接寻址方式。对于下列给定部件，该指令在取数及执行过程中需要用到的是（ ）。Ⅰ．通用寄存器组（GPRs）Ⅱ．算术逻辑单元（ALU）Ⅲ．存储器（Memory）Ⅳ．指令译码器（ID）A仅Ⅰ、ⅡB仅Ⅰ、Ⅱ、ⅢC仅Ⅱ、Ⅲ、ⅣD仅Ⅰ、Ⅲ、Ⅳ
单选题度量处理器CPU时钟频率的单位是（ ）。AMIPSBMBCMHzDMbps