CPLD 是采用IEEE 1149.1 JTAG 接口方式对器件进行编程
CPLD 是采用IEEE 1149.1 JTAG 接口方式对器件进行编程
参考答案和解析
C
相关考题：
下面是关于PC机串口(COMl、COM2)、USB接口和IEEE-1394接口的叙述，正确的是( )。A．它们均以串行方式传送数据B．串口和USB接口以串行方式传送数据，IEEE-1394接口并行方式传送数据C．串口和IEEE-1349接口以串行方式传送数据，USB接口以并行方式传送数据D．串口以串行方式传送数据，USB接口和IEEE-1349接口以并行方式传送数据
下面关于JTAG的叙述中，错误的是（）。A.JTAG技术是一种嵌入式测试技术B.大多数ARM嵌入式处理器芯片不包含JTAG接口C.多个器件可以通过JTAG接口串联在一起进行测试D.通过芯片的JTAG接口可以实现在线编程功能
下面关于JTAG的叙述中，错误的是（）。A.JTAG技术为ARM公司专用，非ARM处理器不采用JTAG技术B.通过JTAG测试接口可对嵌入式处理器芯片进行测试、对系统进行仿真、调试C.多个器件可以通过JTAG接口串联在一起进行测试D.通过芯片的JTAG接口可以实现在线编程功能
IEEE－1394接口(简称1394,又称i.Link或FireWire)是一种相对比较新的I／O接口,下面关于1394接口的描述错误的是( )。 A、IEEE1394是一种双向、串行传输的I/O接口B、IEEE1394采用4线连接器C、IEEE1394采用差分信号形式传输时钟及数据D、IEEE1394采用级联方式连接外部设备，一个接口可以连接多个外设
JTAG是用来进行嵌入式处理器调试的标准化接口，下列描述中，正确的是______。A.JTAG接口上一般包括模式选择、时钟、数据输入、数据输出、复位等信号B.当JTAG接口上面的时钟不正常时，也可以访问CPU内部的寄存器C.JTAG只能用于调试，而不能用于进行芯片问题的检测D.JTAG能够访问CPU内部的寄存器，而不能访问CPU总线上面的设备
大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是（）。A、FPGA全称为复杂可编程逻辑器件；B、FPGA是基于乘积项结构的可编程逻辑器件；C、基于SRAM的FPGA器件，在每次上电后必须进行一次配置；D、在Altera公司生产的器件中，MAX7000系列属FPGA结构。
下面关于JTAG的叙述中，错误的是（）。A、JTAG技术是一种嵌入式测试技术B、大多数ARM嵌入式处理器芯片不包含JTAG接口C、多个器件可以通过JTAG接口串联在一起进行测试D、通过芯片的JTAG接口可以实现在线编程功能
单选题下面关于JTAG的叙述中，错误的是（）。AJTAG技术是一种嵌入式测试技术B大多数ARM嵌入式处理器芯片不包含JTAG接口C多个器件可以通过JTAG接口串联在一起进行测试D通过芯片的JTAG接口可以实现在线编程功能
判断题JTAG测试允许多个器件通过JTAG接口串联在一起形成一个JTAG链，能实现对各个器件分别测试。A对B错